飞行时间量测电路及其控制方法及电子装置与流程

本申请涉及一种飞行时间量测电路，尤其涉及一种可在测试模式下，取得内部时延信息的飞行时间量测电路，以及相关控制方法及电子装置。

背景技术

飞行时间量测技术包含直接飞行时间量测技术以及非直接飞行时间量测技术(也称为间接飞行时间测量技术)，其中直接飞行时间量测技术是利用发射一个光脉冲，之后测量反射光脉冲和发射光脉冲之间的时间间隔，就可以得到光的飞行时间，再用测得的飞行时间推算出深度信息。直接飞行时间量测技术的困难之处在于需要能分辨出非常精细的时间差，例如如果需要实现1.5厘米的测距精准度，则分辨率需要达到10皮秒。

然而，现实上在实现直接飞行时间量测技术时，各种非理想误差都可能会对测得的飞行时间贡献误差，因此如何提升精准度，已成为本领域亟需解决的问题之一。

技术实现要素：

本申请的目的之一在于公开一种飞行时间量测电路及相关控制方法及电子装置，来解决上述问题。

本申请的一实施例公开了一种飞行时间量测电路，包括：像素阵列，包括m行×n列像素单元，其中m,n为正整数，且每一所述像素单元包括：光敏传感器；以及第一缓冲器，其中所述第一缓冲器使通过的信号延迟的时间为第一缓冲器时延；其中所述像素单元在一般模式下输出所述光敏传感器的传感结果，以及所述像素单元在测试模式下输出所述第一缓冲器输出的缓冲结果；第一控制器，耦接至第1列所述像素单元中的每一个的所述第一缓冲器的输入端，且第x行第y列所述像素单元的所述第一缓冲器的输入端耦接至第x行第y-1列所述像素单元的所述第一缓冲器的输出端，x为1到m的整数，y为2到n的整数，其中在所述测试模式下，所述第一控制器传送第一触发信号，使所述第一触发信号依序通过第x行的第1至第y列所述像素单元各自的所述第一缓冲器，当x小于m时，所述第一触发信号并进一步从第x行第y列所述像素单元的所述第一缓冲器的输出端经所述第x行第y列所述像素单元的输出端输出至第(x+1)行第y列所述像素单元，直到到达第m行第y列所述像素单元；以及时间数字转换器，包括：计数器，耦接至所述第一控制器，并依据参考时脉计数；n个暂存器，包括第1所述暂存器到第n所述暂存器，对应地耦接至第m行的第1到第n列所述像素单元的n个输出端，其中，第y所述暂存器基于从第m行第y列所述像素单元的输出端所接收到的所述第一触发信号来暂存所述计数器的第一计数值；以及第一起始时间暂存器，耦接至第1列的m个所述像素单元的m个所述第一缓冲器的输入端，用来接收所述第一触发信号，所述第一起始时间暂存器依据接收到的所述第一触发信号暂存所述计数器的第一起始时间计数值。

本申请的一实施例公开了一种飞行时间量测电路的控制方法，包括：控制所述飞行时间量测电路进入所述测试模式；利用所述第一控制器在第一时间点传送所述第一触发信号，使所述第一触发信号依序通过第x行第1列至第x行第n列所述像素单元中的每一像素单元的所述第一缓冲器，以得到：所述第一起始时间计数值；第y所述暂存器的所述第一计数值，其对应到y个所述第一缓冲器时延及第x行第y列所述像素单元到第y所述暂存器的像素路径时延的和；以及所述参考暂存器的所述参考计数值，其对应到m个所述第一缓冲器时延；依据所述第一起始时间计数值及所述参考计数值来得到所述第一缓冲器时延；依据所述第一起始时间计数值及所述第一计数值来得到所述第一触发信号经第x行第1至第y列所述像素单元中各自的所述第一缓冲器后，再经第y列第x至第m行所述像素单元传递到第y所述暂存器的总路径时延；以及依据所述第一缓冲器时延及所述总路径时延得到第x行第y列所述像素单元到第y所述暂存器的所述像素路径时延。

本申请的一实施例公开了一种飞行时间量测电路的控制方法，包括：控制所述飞行时间量测电路进入所述测试模式；利用所述第一控制器在第一时间点传送所述第一触发信号，使所述第一触发信号依序通过第x行第1列至第x行第n列所述像素单元中的每一像素单元的所述第一缓冲器，以得到：所述第一起始时间计数值；第y所述暂存器的所述第一计数值，其对应到y个所述第一缓冲器时延及第x行第y列所述像素单元到第y所述暂存器的像素路径时延的和；以及第z所述暂存器的所述第一计数值，其对应到z个所述第一缓冲器时延及第x行第z列所述像素单元到第z所述暂存器的像素路径时延的和，其中z为1到n的整数，y及z为不同整数；利用所述第二控制器在第二时间点传送所述第二触发信号，使所述第二触发信号依序通过第x行第n列至第x行第1列所述像素单元中的每一像素单元的所述第二缓冲器，以得到：所述第二起始时间计数值；第y所述暂存器的所述第二计数值，其对应到(n-y+1)个所述第二缓冲器时延及第x行第y列所述像素单元到第y所述暂存器的所述像素路径时延的和；以及第z所述暂存器的所述第二计数值，其对应到(n-y+1)个所述第二缓冲器时延及第x行第z列所述像素单元到第z所述暂存器的所述像素路径时延的和；依据所述第一起始时间计数值、第y所述暂存器的所述第一计数值及第z所述暂存器的所述第一计数值来得到所述第一触发信号经第x行第1至第y列所述像素单元中各自的所述第一缓冲器后，再经第y列第x至第m行所述像素单元传递到第y所述暂存器的第一总路径时延，及得到所述第一触发信号经第x行第1至第z列所述像素单元中各自的所述第一缓冲器后，再经第z列第x至第m行所述像素单元传递到第z所述暂存器的第二总路径时延；依据所述第二起始时间计数值、第y所述暂存器的所述第二计数值及第z所述暂存器的所述第二计数值来得到所述第二触发信号经第x行第n至第y列所述像素单元中各自的所述第二缓冲器后，再经第y列第x至第m行所述像素单元传递到第y所述暂存器的第三总路径时延，及得到所述第二触发信号经第x行第n至第z列所述像素单元中各自的所述第二缓冲器后，再经第z列第x至第m行所述像素单元传递到第z所述暂存器的第四总路径时延；以及依据所述第一总路径时延、所述第二总路径时延、所述第三总路径时延及所述第四总路径时延来得到所述第一缓冲器时延、所述第二缓冲器时延、第x行第y列所述像素单元到第y所述暂存器的所述像素路径时延、以及第x行第z列所述像素单元到第z所述暂存器的所述像素路径时延。

本申请的一实施例公开了一种电子装置，包括上述的飞行时间量测电路。

本申请的一实施例公开了一种电子装置，包括飞行时间量测电路，包括：像素阵列，包括m行×n列像素单元，其中m,n为正整数，且每一所述像素单元包括：光敏传感器；以及第一缓冲器，其中所述第一缓冲器使通过的信号延迟的时间为第一缓冲器时延；其中所述像素单元在一般模式下输出所述光敏传感器的传感结果，以及所述像素单元在测试模式下输出所述第一缓冲器输出的缓冲结果；以及控制器，用于：控制所述飞行时间量测电路进入所述一般模式，使第x行第y列所述像素单元的所述光敏传感器的传感结果通过第y所述暂存器输出对应的第一飞行时间信号，以及使第x行第z列所述像素单元的所述光敏传感器的传感结果通过第z所述暂存器输出对应的第二飞行时间信号；依据所述第一飞行时间信号与第x行第y列所述像素单元到第y所述暂存器的像素路径时延得到修正后的第一飞行时间信号；以及依据所述第二飞行时间信号与第x行第z列所述像素单元到第z所述暂存器的像素路径时延得到修正后的第二飞行时间信号，其中，所述第x行第y列所述像素单元到第y所述暂存器的像素路径时延和所述第x行第z列所述像素单元到第z所述暂存器的像素路径时延是通过所述控制器将所述飞行时间量测电路控制于所述测试模式下测得。

本申请的飞行时间量测电路可在测试模式下，取得内部时延信息，可用来校正测得的飞行时间，以提升精准度。

附图说明

图1为本申请的飞行时间量测电路的第一实施例的示意图。

图2为图1的像素阵列中的像素单元的电路图。

图3为用于说明第一触发信号于图1的飞行时间量测电路中的传递方式的示意图。

图4为本申请的飞行时间量测电路的第二实施例的示意图。

图5为用于说明第一触发信号于图4的飞行时间量测电路中的传递方式的示意图。

图6为本申请的飞行时间量测电路的第三实施例的示意图。

图7为图6的像素阵列中的像素单元的电路图。

图8为用于说明第二触发信号于图6的飞行时间量测电路中的传递方式的示意图。

图9用于说明利用第一触发信号及第二触发信号来测量图6的飞行时间量测电路的示意图。

具体实施方式

以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。

再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。

虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随申请专利范围所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。

现实上在实现直接飞行时间量测技术时，各种非理想误差都可能会对测得的飞行时间贡献误差，特别是芯片内部的传输路径的时延，会直接地影响测得的飞行时间，本申请的飞行时间量测电路及其控制方法能够在测试模式下，估算出芯片内部上述的传输路径的时延，并在一般模式下，利用在测试模式下计算出的传输路径的时延来校正飞行时间。其细节说明如下。

图1为本申请的飞行时间量测电路的第一实施例的示意图，飞行时间量测电路100包含像素阵列102、第一控制器104以及时间数字转换器106。具体来说，像素阵列102包括m行×n列像素单元，其中m,n为正整数，举例来说，像素单元P11代表像素阵列102中第1行第1列像素单元，像素单元Pmn代表像素阵列102中第m行第n列像素单元。

像素阵列102中每一像素单元包括光敏传感器以及第一缓冲器，一般来说，所述光敏传感器可用单光子雪崩二极管实现，但本申请不以此限。此外，所述第一缓冲器使通过的信号延迟的时间为第一缓冲器时延TB1，像素阵列102中每一像素单元的所述第一缓冲器的第一缓冲器时延TB1彼此实质相同。飞行时间量测电路100具有一般模式与测试模式，像素阵列102中每一像素单元在所述一般模式下会输出所述光敏传感器的传感结果，在所述测试模式下会输出所述第一缓冲器输出的缓冲结果。

请一并参考图1和图2，图2为像素阵列102中的像素单元P22、P23、P32及P33的电路图。应注意的是，像素阵列102中的每一像素单元皆相同，因此图2所绘示的像素单元P22、P23、P32及P33亦可用来说明其他未绘示的像素单元。以像素单元P22为例，可以看到其进一步包括或门O22及与门A22，其中或门O22的第一输入端耦接至光敏传感器D22，或门O22的第二输入端用来从第一控制器104接收测试模式使能信号TE，测试模式使能信号TE用来指示飞行时间量测电路100目前处于所述测试模式或所述一般模式。与门A22的第一输入端耦接至或门O22的输出端，与门A22的第二输入端耦接至第一缓冲器B22的输出端。

因此，以像素单元P22为例，在所述一般模式下，使能信号TE为0(低逻辑电平)，或门O22会输出所述光敏传感器的传感结果至与门A22的所述第一输入端，当RS2被设为1(高逻辑电平)时，代表选择读取第2行像素单元P21～P2n，此时高逻辑电平通过第一缓冲器B22使与门A22的所述第二输入端亦为高逻辑电平，使与门A22输出或门O22的输出，即输出所述光敏传感器的传感结果。

在所述测试模式下，同样以像素单元P22为例，使能信号TE为1(高逻辑电平)，或门O22会持续输出1(高逻辑电平)至与门A22的所述第一输入端，使与门A22的输出跟随与门A22的所述第二输入端的输入，即使与门A22输出第一缓冲器B22输出的缓冲结果。

当飞行时间量测电路100以硬件实现时，例如当飞行时间量测电路100以芯片实现时，在集成电路布图(版图)上，第一控制器104较相邻第1列像素单元P11～Pm1所在的一侧，并通过路径RS1～RSm相对应地耦接至第1列像素单元P11～Pm1的第一缓冲器B11～Bm1的输入端，且第x行第y列所述像素单元的所述第一缓冲器的输入端耦接至第x行第y-1列所述像素单元的所述第一缓冲器的输出端，x为1到m的整数，y为2到n的整数。举例来说，第2列像素单元P12～Pm2的第一缓冲器B12～Bm2的输入端耦接至第1列像素单元P11～Pm1的第一缓冲器B11～Bm1的输出端，并依此类推。

在所述测试模式下，第一控制器104可针对像素阵列102中任一行像素单元传送第一触发信号S1，例如针对第a行像素单元Pa1～Pan传送第一触发信号S1时，其中a为1到m中任一整数，第一控制器104通过路径RSa传送第一触发信号S1，第一触发信号S1依序通过第a行像素单元Pa1～Pan中的第一缓冲器Ba1～Ban，即以图1来说，呈现向左的横向传递。第一触发信号S1在进入各像素单元Pa1～Pan后，还会经与门Aa1～Aan从各像素单元Pa1～Pan的输出端输出至下一行像素单元的输入端，即以图1来说，呈现向下的纵向传递，也就是说，当a小于m时，第一触发信号S1会从第a行像素单元Pa1～Pan各自的输出端输出后，再依序通过第(a+1)行到第m行像素单元；当a等于m时，第一触发信号S1会直接从第m行像素单元Pm1～Pmn各自的输出端输出至像素阵列102之外的时间数字转换器106。

时间数字转换器106包括计数器108、n个暂存器L1～Ln以及第一起始时间暂存器LS1。其中计数器108依据参考时脉计数。n个暂存器L1～Ln包括暂存器L1到暂存器Ln，当飞行时间量测电路100以硬件实现时，例如当飞行时间量测电路100以芯片实现时，在集成电路布图上，暂存器L1～Ln较相邻像素单元Pm1～Pmn所在的一侧，并对应地耦接至像素单元Pm1～Pmn的n个输出端，暂存器L1～Ln分别基于从像素单元Pm1～Pmn的n个输出端所接收到的第一触发信号S1来暂存计数器108的第一计数值。也就是说，当像素单元Pm1输出第一触发信号S1至暂存器L1时，暂存器L1会将计数器108此时的计数结果暂存为第一计数值。在本实施例中，计数器108耦接至第一控制器104，第一控制器104可重置计数器108，也就是使计数器108清零。

图3为用于说明第一触发信号S1于飞行时间量测电路100中的传递方式的示意图。图3中，第一控制器104通过路径RS1传送第一触发信号S1，第一触发信号S1会往左依序通过第1行的所有像素单元P11～P1n，并继续自第1行的像素单元P11～P1n分别往下依序通过第2到第m行的所有像素单元后输出至暂存器L1～Ln。第一触发信号S1从离开第一控制器104到进入暂存器L1～Ln，会经过n条不同路径，即D11～D1n，n条路径D11～D1n所造成的总路径时延都不相同，造成暂存器L1～Ln接收到第一触发信号S1的时间不同，对应的暂存器L1～Ln分别暂存了计数器108在不同时间输出的第一计数值，也就是n个暂存器所暂存的n个第一计数值也都不相同。一般来说，n条路径D11～D1n所造成的总路径时延依序增加，因此，暂存器L1～Ln所暂存的n个第一计数值也依序增加。

第一起始时间暂存器LS1耦接至第1列的m个像素单元P11～Pm1的m个第一缓冲器的输入端，因此，当第一控制器104欲对像素阵列102中任一行像素单元传送第一触发信号S1时，都会一并使第一起始时间暂存器LS1接收第一触发信号S1，并依据接收到的第一触发信号S1暂存计数器108的第一起始时间计数值。因此，将暂存器L1～Ln所暂存的n个第一计数值分别扣掉第一起始时间暂存器LS1的第一起始时间计数值，便可得到n条路径D11～D1n所造成的总路径时延T11～T1n。

因此，针对像素阵列102中第1行到第m行像素单元，第一控制器104通过不同的路径RS1～RSm传输第一触发信号S1到暂存器L1～Ln分别都会有n条路径，即总共有n*m条路径D11～D1n、D21～D2n、D31～D3n、...、Dm1～Dmn。当要对飞行时间量测电路100进行测试时，可以先利用测试模式使能信号TE来控制飞行时间量测电路100进入所述测试模式，再针对像素阵列102中第1行到第m行像素单元，以图3的方式，分m次来得到n*m条路径D11～D1n、D21～D2n、D31～D3n、...、Dm1～Dmn。由图3可知：

总路径时延Tab＝b*TB1+Pab到Lb的时延(1)

，其中a为1到m中任一整数，b为1到n中任一整数。举例来说，路径D11造成的总路径时延T11＝1*第一缓冲器时延TB 1+像素单元P11到暂存器L1的像素路径时延，路径D12造成的总路径时延T12＝2*第一缓冲器时延TB1+像素单元P12到暂存器L2的像素路径时延，依此类推。在某些实施例中，当第一控制器104传送第一触发信号S1时，可同时重置计数器108，以避免计数器108溢出。应注意的是，上述Pab到Lb的像素路径时延以图2的像素单元的电路图实施例来看，包含了与门Aab的时延及与门Aab的输出到Lb的时延的总和。

图4为本申请的飞行时间量测电路的第二实施例的示意图，飞行时间量测电路400和飞行时间量测电路100的差异在于，飞行时间量测电路400的时间数字转换器406相较于飞行时间量测电路100的时间数字转换器106多了参考暂存器LR，参考暂存器LR耦接至像素阵列102第n列的m个所述像素单元的m个第一缓冲器的输出端，用来接收第一触发信号S1，参考暂存器LR依据接收到的第一触发信号S1暂存计数器108的参考计数值。参考暂存器LR的用途说明如下。

图5为用于说明第一触发信号S1于飞行时间量测电路400中的传递方式的示意图。图5中，除了n*m条路径D11～D1n、D21～D2n、D31～D3n、...、Dm1～Dmn以外，还会有m条路径D1R～DmR会在向下的纵向传递时不经过任何像素单元而直接到达参考暂存器LR。假设向下纵向传递时不经过像素单元的路径不会产生时延，则路径D1R～DmR造成的总路径时延T1R～TmR皆相等，且等于n*第一缓冲器时延TB1。因此，将参考暂存器LR所暂存的参考计数值扣掉第一起始时间暂存器LS1的第一起始时间计数值，便可得到路径D1R～DmR造成的总路径时延T1R～TmR，再除以n即可得到第一缓冲器时延TB1。将第一缓冲器时延TB1带入方程式(1)即可得到Pab到Lb的像素路径时延，其中a为1到m中任一整数，b为1到n中任一整数。因此飞行时间量测电路400导入了参考暂存器LR后，可更进一步地取得第一缓冲器时延TB 1和Pab到Lb的像素路径时延。

图6为本申请的飞行时间量测电路的第三实施例的示意图，飞行时间量测电路600和飞行时间量测电路100的差异在于，飞行时间量测电路600的像素阵列602中的每一像素单元还包括第二缓冲器，其中所述第二缓冲器使通过的信号延迟第二缓冲器时延TB2，且每一像素单元在所述测试模式下输出所述第一缓冲器或所述第二缓冲器输出的缓冲结果。此外，飞行时间量测电路600还增加了第二控制器604，时间数字转换器106还包括第二起始时间暂存器LS2。

请一并参考图6和图7，图7为像素阵列602中的像素单元P22'、P23'、P32'及P33'的电路图。应注意的是，像素阵列602中的每一像素单元皆相同，因此图7所绘示的像素单元P22'、P23'、P32'及P33'亦可用来说明其他未绘示的像素单元。以像素单元P22'为例，可以看到其进一步包括第一或门O22、第二或门O22'及与门A22，其中第一或门O22的第一输入端耦接至光敏传感器D22，第一或门O22的第二输入端用来从第一控制器104和第二控制器604接收测试模式使能信号TE，测试模式使能信号TE用来指示飞行时间量测电路100目前处于所述测试模式或所述一般模式。第二或门O22'的第一输入端耦接至第一缓冲器B22的输出端，第二或门O22'的第二输入端耦接至第二缓冲器B22'的输出端。与门A22的第一输入端耦接至第一或门O22的输出端，与门A22的第二输入端耦接至第二或门O22'的输出端。

当飞行时间量测电路100以硬件实现时，例如当飞行时间量测电路100以芯片实现时，在集成电路布图上，第二控制器604较相邻第n列像素单元P1n'～Pmn'所在的一侧，并通过路径RS1'～RSm'相对应地耦接至第n列像素单元P1n'～Pmn'的第二缓冲器B11'～Bm1'的输入端，且第x行第y-1列所述像素单元的所述第二缓冲器的输入端耦接至第x行第y列所述像素单元的所述第二缓冲器的输出端，x为1到m的整数，y为2到n的整数。举例来说，第1列像素单元P11'～Pm1'的第二缓冲器B11'～Bm1'的输入端耦接至第2列像素单元P12'～Pm2'的第二缓冲器B12'～Bm2'的输出端，并依此类推。

在所述测试模式下，第二控制器604可针对像素阵列602中任一行像素单元传送第二触发信号S2，例如针对第a行像素单元Pan'～Pa1'传送第二触发信号S2时，其中a为1到m中任一整数，第二控制器604通过路径RSa'传送第二触发信号S2，第二触发信号S2依序通过第a行像素单元Pan'～Pa1'中的第二缓冲器Ban'～Ba1'，即以图6来说，呈现向右的横向传递。第二触发信号S2在进入各像素单元Pan'～Pa1'后，还会经与门Aan'～Aa1'从各像素单元Pan'～Pa1'的输出端输出至下一行像素单元的输入端，即以图6来说，呈现向下的纵向传递，也就是说，当a小于m时，第二触发信号S2会从第a行像素单元Pan'～Pa1'各自的输出端输出后，再依序通过第(a+1)行到第m行像素单元；当a等于m时，第二触发信号S2会直接从第m行像素单元Pmn'～Pm1'各自的输出端输出至像素阵列102之外的时间数字转换器606。

针对第二触发信号S2，暂存器Ln～L1分别基于从像素单元Pmn～Pm1的n个输出端所接收到的第二触发信号S2来暂存计数器108的第二计数值。也就是说，当像素单元Pmn输出第二触发信号S2至暂存器Ln时，暂存器Ln会将计数器108此时的计数结果暂存为第二计数值。在本实施例中，计数器108还耦接至第二控制器604，第二控制器604可重置计数器108，也就是使计数器108清零。

图8为用于说明第二触发信号S2于飞行时间量测电路600中的传递方式的示意图。图8中，第二控制器604通过路径RS1'传送第二触发信号S2，第二触发信号S2会往右依序通过第1行像素单元P1n'～P11'，并继续自第1行像素单元P1n'～P11'分别往下依序通过第2到第m行像素单元后输出至暂存器Ln～L1。第二触发信号S2从离开第二控制器604到进入暂存器Ln～L1，会经过n条不同路径，即D1n'～D11'，n条路径D1n'～D11'所造成的总路径时延都不相同，造成暂存器Ln～L1接收到第二触发信号S2的时间不同，对应的暂存器Ln～L1分别暂存了计数器108在不同时间输出的第二计数值，也就是n个暂存器所暂存的n个第二计数值也都不相同。一般来说，n条路径D1n'～D11'所造成的总路径时延依序增加，因此，暂存器Ln～L1所暂存的n个第二计数值也依序增加。

第二起始时间暂存器LS2耦接至第n列的m个像素单元P1n'～Pmn'的m个第二缓冲器的输入端，因此，当第二控制器604欲对像素阵列602中任一行像素单元传送第二触发信号S2时，都会一并使第二起始时间暂存器LS2接收第二触发信号S2，并依据接收到的第二触发信号S2暂存计数器108的第二起始时间计数值。因此，将暂存器Ln～L1所暂存的n个第二计数值分别扣掉第二起始时间暂存器LS2的第二起始时间计数值，便可得到n条路径D1n'～D11'所造成的总路径时延T1n'～T11'。

因此，针对像素阵列602中第1行到第m行像素单元，第二控制器604通过不同的路径RS1～RSm传输第二触发信号S2到暂存器Ln～L1分别都会有n条路径，即总共有n*m条路径D1n'～D11'、D2n'～D21'、D3n'～D31'、...、Dmn'～Dm1'。当要对飞行时间量测电路600进行测试时，可以先利用测试模式使能信号TE来控制飞行时间量测电路600进入所述测试模式，再针对像素阵列602中第1行到第m行像素单元，以图8的方式，分m次来得到n*m条路径D1n'～D11'、D2n'～D21'、D3n'～D31'、...、Dmn'～Dm1'。由图8可知：

总路径时延Tab'＝(n-b+1)*TB2+Pab'到Lb的时延 (2)

，其中a为1到m中任一整数，b为1到n中任一整数。举例来说，路径D11'造成的总路径时延T11'＝n*第二缓冲器时延TB2+像素单元P11'到暂存器L1的像素路径时延，路径D12'造成的总路径时延TD12＝(n-1)*第二缓冲器时延TB2+像素单元P12'到暂存器L2的像素路径时延，依此类推。在某些实施例中，当第二控制器604传送第二触发信号S2时，可同时重置计数器108，以避免计数器108溢出。

此外，当使用第一控制器104传送第一触发信号S1时，方程式(1)可改写为：

Tab＝b*TB1+Pab'到Lb的像素路径时延 (3)

利用第一控制器104连同第二控制器604，便可以使得飞行时间量测电路400更进一步地取得第一缓冲器时延TB1、第二缓冲器时延TB2和Pab'到Lb的像素路径时延。具体说明于图9。

图9中，利用：

路径D12的总路径时延T12＝2*TB1+P12'到L2的像素路径时延 (4)

路径D1n的总路径时延T1n＝n*TB1+P1n'到Ln的像素路径时延 (5)

路径D12'的总路径时延T12'＝(n-1)*TB2+P12'到L2的像素路径时延 (6)

路径D1n'的总路径时延T1n'＝1*TB2+P1n'到Ln的像素路径时延 (7)

在总共有四个未知数(第一缓冲器时延TB1、第二缓冲器时延TB2、P12'到L2的像素路径时延、P1n'到Ln的像素路径时延)的情况下，将利用四条路径(D12、D1n、D12'、D1n')得到的四个量测到的总路径时延(T12、T1n、T12'、T1n')带入方程式(4)～(7)，便可以求出四个未知数，因此，图9的实施例和图5的实施例有相同效果。

本申请还提供了一种芯片，其包括飞行时间量测电路100/400/600。本申请还提供了一种电子装置，包括飞行时间量测电路100/400/600或所述芯片。其中，所述电子装置可为例如智能型手机、个人数字助理、手持式计算机系统、平板计算机或数码相机等任何电子装置。

本申请的飞行时间量测电路100/400/600能够在测试模式下得到第一控制电路104及/或第二控制电路604经过像素阵列102/602到达时间数字转换器106/406/606的像素路径时延，且针对经过每个像素单元的路径D11～D1n、D21～D2n、D31～D3n、...、Dm1～Dmn都可单独估计出一个像素路径时延，相较于一般作法更为精准，在供飞行时间量测电路100/400/600在一般模式量测飞行时间时的校正之用时，可以使量测飞行时间的准确度提高。以图5为例，在所述一般模式下量测飞行时间时，当RS2被设为1(高逻辑电平)时，代表选择读取第2行像素单元P21～P2n，当像素单元P21中的光敏传感器D21感测到反射回来的光子时，传感结果经过或门O21及与门A23后向下纵向传递，经过像素单元P31～Pm1到达暂存器L1，这段时间的时延并非飞行时间，而是额外的延迟。而本申请可预先估算出这段时间的时延，即接近图5和图9的实施例所出算出的P21到Lb的像素路径时延(差别仅在于图5和图9的实施例所出算出的P21到Lb的像素路径时延不包含或门O21的时延)。如此一来，通过将时间数字转换器得到的飞行时间扣除P21到Lb的像素路径时延，可进一步提升飞行时间的准确度。

此外，上述的飞行时间量测电路在所述测试模式及所述一般模式下的控制方法的各实施例可以使用控制器(未绘示于图中)来进行，所述控制器可以位于所述飞行时间量测电路之内或之外，或部分位于所述飞行时间量测电路之内，部分位于所述飞行时间量测电路之外。

上文的叙述简要地提出了本申请某些实施例之特征，而使得本申请所属技术领域具有通常知识者能够更全面地理解本揭示内容的多种态样。本申请所属技术领域具有通常知识者当可明了，其可轻易地利用本揭示内容作为基础，来设计或更动其他工艺与结构，以实现与此处所述之实施方式相同的目的和/或达到相同的优点。本申请所属技术领域具有通常知识者应当明白，这些均等的实施方式仍属于本揭示内容之精神与范围，且其可进行各种变更、替代与更动，而不会悖离本揭示内容之精神与范围。