一种基于基准编码器的严格同步采集校正装置的制作方法

1.本实用新型属于编码器校正技术领域，具体涉及一种基于基准编码器的严格同步采集校正装置。


背景技术：

2.受限于各类型编码器(光、电感、电容、磁等)的基本原理，以及实际组装的偏差，如对于光电类编码器静光栅和动光栅和安装对位的微小错位等，容易造成刻线信号的畸变，导致刻线误差。另外编码器转子和电机轴安装的不同心，会导致一圈一个的周期性误差。这种非线性误差为微分和积分误差，会影响测量精度。这就如同adc器件，是测量电压量的器件，我们知道其具有dnl(微分非线性)和inl(积分非线性)误差，影响精度测量。而编码器是测量位置量的器件，具有类似的误差属性。
3.为解决上述问题，一般地会采用高精度的基准编码器来校正组装好的编码器。采用此校正方案有一个很重要的前提，那就是要确保基准编码器和待校正编码器严格同步。但是现有技术对于基准编码器和待校正编码器的采集同步误差通常比较大，难以做到同时向基准编码器和待校正编码器发送数据指令，尤其是在基准编码器作为闭环反馈参与电机控制时。
4.因此，针对上述问题，本实用新型就是在此条件下，可以确保基准编码器和待校正编码器采集的同步性。


技术实现要素：

5.本实用新型的主要目的在于提供一种基于基准编码器的严格同步采集校正装置，待校正编码器在校正模式下时，通信指令的协议保持和基准编码器一致，通过数据采集板同时采集基准编码器和待校正编码器，并把数据上传到上位机进行误差补偿解算，再通过数据采集板向待校正编码器写入补偿值。
6.本实用新型的另一目的在于提供一种基于基准编码器的严格同步采集校正装置，把由伺服驱动器发给参与闭环的基准编码器的数据请求指令，同时发给待校正编码器来达到基准编码器和待校正编码器同步采集的方式。
7.为达到以上目的，本实用新型提供一种基于基准编码器的严格同步采集校正装置，用于保证基准编码器和待校正编码器采集的同步性，包括第一伺服电机、伺服(电机)驱动器、数据采集板和上位机，其中：
8.所述基准编码器和所述待校正编码器分别安装于所述第一伺服电机，所述数据采集板分别与所述基准编码器和所述待校正编码器(通过485通讯)电性连接(用于采集所述基准编码器和所述待校正编码器的数据)，并且所述数据采集板用于同时采集所述基准编码器和所述待校正编码器，所述数据采集板还与所述上位机电性连接(把数据上传到上位机进行误差补偿解算，再通过数据采集板向待校正编码器写入补偿值)；
9.所述伺服驱动器分别与所述伺服电机、所述基准编码器和所述数据采集板电性连
接。
10.作为上述技术方案的进一步优选的技术方案，所述伺服驱动器包括第一主控芯片，所述数据采集板包括选通开关和第二主控芯片，所述第一主控芯片一路(通过485通讯)与所述基准编码器性连接，所述第一主控芯片另一路通过所述选通开关与所述第二主控芯片电性连接，所述第一主控芯片用于将数据请求指令(tx1)同时传输到所述基准编码器和所述第二主控芯片，所述第二主控芯片用于将数据请求指令传输到待校正编码器(与第一主控片将数据请求指令传输到所述基准编码器同步)和将获得的补偿值传输到待校正编码器。
11.作为上述技术方案的进一步优选的技术方案，所述基准编码器通过联轴器与所述第一伺服电机连接。
12.作为上述技术方案的进一步优选的技术方案，基于基准编码器的严格同步采集校正装置还包括第二伺服电机，所述第二伺服电机通过联轴器与所述第一伺服电机连接，并且所述待校正编码器与所述第二伺服电机连接。
13.作为上述技术方案的进一步优选的技术方案，所述基准编码器为闭环反馈编码器。
附图说明
14.图1是本实用新型的一种基于基准编码器的严格同步采集校正装置的第一实施例的结构示意图。
15.图2是本实用新型的一种基于基准编码器的严格同步采集校正装置的第二实施例的结构示意图。
16.图3是本实用新型的一种基于基准编码器的严格同步采集校正装置的第三实施例的结构示意图。
具体实施方式
17.以下描述用于揭露本实用新型以使本领域技术人员能够实现本实用新型。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本实用新型的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本实用新型的精神和范围的其他技术方案。
18.本实用新型公开了一种基于基准编码器的严格同步采集校正装置，下面结合优选实施例，对实用新型的具体实施例作进一步描述。
19.在本实用新型的实施例中，本领域技术人员注意，本实用新型涉及的上位机、伺服电机、主控芯片和485通讯等可被视为现有技术。
20.第一实施例(如图1所示)。
21.本实用新型公开了一种基于基准编码器的严格同步采集校正装置，用于保证基准编码器和待校正编码器采集的同步性，包括第一伺服电机、伺服(电机)驱动器、数据采集板和上位机，其中：
22.所述基准编码器和所述待校正编码器分别安装于所述第一伺服电机，所述数据采集板分别与所述基准编码器和所述待校正编码器(通过485通讯)电性连接(用于采集所述
基准编码器和所述待校正编码器的数据)，并且所述数据采集板用于同时采集所述基准编码器和所述待校正编码器，所述数据采集板还与所述上位机电性连接(把数据上传到上位机进行误差补偿解算，再通过数据采集板向待校正编码器写入补偿值)；
23.所述伺服驱动器分别与所述伺服电机、所述基准编码器和所述数据采集板电性连接。
24.具体的是，所述伺服驱动器包括第一主控芯片，所述数据采集板包括选通开关和第二主控芯片，所述第一主控芯片一路(通过485通讯)与所述基准编码器性连接，所述第一主控芯片另一路通过所述选通开关与所述第二主控芯片电性连接，所述第一主控芯片用于将数据请求指令(tx1)同时传输到所述基准编码器和所述第二主控芯片，所述第二主控芯片用于将数据请求指令传输到待校正编码器(与第一主控片将数据请求指令传输到所述基准编码器同步)和将获得的补偿值传输到待校正编码器。
25.更具体的是，所述基准编码器作为闭环反馈编码器。
26.优选地，把基准编码器和待校正编码器安装在电机的同一根转动轴上进行同步旋转。基准编码器由于精度比较高，因此作为闭环反馈编码器安装在伺服电机上，待校正编码器通过同轴连接，确保和伺服电机旋转一致。
27.为了保正待校正编码器和基准编码器在同一时刻收到数据请求指令，需要把伺服驱动器的数据请求指令在可选通的情况下和数据采集板向待校正编码器发送的数据请求指令合并为一(在采集板向待校正编码器写入补偿值时，则关闭驱动器数据请求指令向待校正编码器的馈入通道)。这样在驱动器向基准编码器发送数器请求指令时，同时也会向待校正编码器发送数据请求指令。由于采集模式下待校正编码器和基准编码器的数据请求指令协议一致，因此可以确保两编码器同一时刻收到数据请求指令。再把基准编码器和待校正编码器的总线数据送入到数据采集板，可以确保数据采集板上得到的数据同步性，本校正装置为后续的误差提取及补偿提供了可靠的保证。
28.优选地，基准编码器和待校正编码装在第一伺服电机轴的两侧上，无需使用联轴器，确保了基准编码器和待校正编码器转速的一致性，也无需定期更换易损件即联轴器。基准编码器作为闭环反馈编码器，确保了转速的平稳。为了确保数据采集板对两编码器同时发送数据请求指令，把第一伺服驱动器对基准编码器的数据请求指令即tx1，也送到数据采集板上，当数据采集板上的选通开关为on，即打开时，此时伺服驱动器给基准编码器的数据请求指令和数据采集板上的tx 3信号网络和二为一，tx 3无数据输出保持高阻态，则待校正编码器收到的数据请求指令即为驱动器发送给基准编码器的数据请求指令，由于在校正模式下，待校正编码器和基准编码器的数据请求指令一致，因此待校正编码器和基准编码器将同时响应数据请求指令，确保了数据采集板得到的是两编码器同步的位置信息。当采集到的同步数据送上位机进行误差提取后，算出补偿值通过数据采集板向待校正编码器写入补偿值。在写入补偿值时，选通开关为off状态，即此时tx 1和tx 3是断开的。
29.第二实施例(如图2所示)。
30.本实用新型公开了一种基于基准编码器的严格同步采集校正装置，用于保证基准编码器和待校正编码器采集的同步性，包括第一伺服电机、伺服(电机)驱动器、数据采集板和上位机，其中：
31.所述基准编码器和所述待校正编码器分别安装于所述第一伺服电机，所述数据采
集板分别与所述基准编码器和所述待校正编码器(通过485通讯)电性连接(用于采集所述基准编码器和所述待校正编码器的数据)，并且所述数据采集板用于同时采集所述基准编码器和所述待校正编码器，所述数据采集板还与所述上位机电性连接(把数据上传到上位机进行误差补偿解算，再通过数据采集板向待校正编码器写入补偿值)；
32.所述伺服驱动器分别与所述伺服电机、所述基准编码器和所述数据采集板电性连接。
33.具体的是，所述基准编码器通过联轴器与所述第一伺服电机连接。
34.具体的是，所述伺服驱动器包括第一主控芯片，所述数据采集板包括选通开关和第二主控芯片，所述第一主控芯片一路(通过485通讯)与所述基准编码器性连接，所述第一主控芯片另一路通过所述选通开关与所述第二主控芯片电性连接，所述第一主控芯片用于将数据请求指令(tx1)同时传输到所述基准编码器和所述第二主控芯片，所述第二主控芯片用于将数据请求指令传输到待校正编码器(与第一主控片将数据请求指令传输到所述基准编码器同步)和将获得的补偿值传输到待校正编码器。
35.更具体的是，所述基准编码器作为闭环反馈编码器。
36.为了保正待校正编码器和基准编码器在同一时刻收到数据请求指令，需要把伺服驱动器的数据请求指令在可选通的情况下和数据采集板向待校正编码器发送的数据请求指令合并为一(在采集板向待校正编码器写入补偿值时，则关闭驱动器数据请求指令向待校正编码器的馈入通道)。这样在驱动器向基准编码器发送数器请求指令时，同时也会向待校正编码器发送数据请求指令。由于采集模式下待校正编码器和基准编码器的数据请求指令协议一致，因此可以确保两编码器同一时刻收到数据请求指令。再把基准编码器和待校正编码器的总线数据送入到数据采集板，可以确保数据采集板上得到的数据同步性，本校正装置为后续的误差提取及补偿提供了可靠的保证。
37.优选地，当编码器是分体编码器时，由于其校正时必然需要和伺服电机安装在一起，因此基准编码器通过联轴器和伺服伺服电机安装在一起，其它和第一实例一致，即都是由基准编码器作为闭环反馈编码器。基准编码器作为闭环反馈编码器，确保了转速的平稳。为了确保数据采集板对两编码器同时发送数据请求指令，把第一伺服驱动器对基准编码器的数据请求指令即tx1，也送到数据采集板上，当数据采集板上的选通开关为on，即打开时，此时伺服驱动器给基准编码器的数据请求指令和数据采集板上的tx 3信号网络和二为一，tx3无数据输出保持高阻态，则待校正编码器收到的数据请求指令即为驱动器发送给基准编码器的数据请求指令，由于在校正模式下，待校正编码器和基准编码器的数据请求指令一致，因此待校正编码器和基准编码器将同时响应数据请求指令，确保了数据采集板得到的是两编码器同步的位置信息。当采集到的同步数据送上位机进行误差提取后，算出补偿值通过数据采集板向待校正编码器写入补偿值。在写入补偿值时，选通开关为off状态，即此时tx 1和tx 3是断开的。
38.第三实施例(如图3所示)。
39.本实用新型公开了一种基于基准编码器的严格同步采集校正装置，用于保证基准编码器和待校正编码器采集的同步性，包括第一伺服电机、伺服(电机)驱动器、数据采集板和上位机，其中：
40.所述基准编码器和所述待校正编码器分别安装于所述第一伺服电机，所述数据采
集板分别与所述基准编码器和所述待校正编码器(通过485通讯)电性连接(用于采集所述基准编码器和所述待校正编码器的数据)，并且所述数据采集板用于同时采集所述基准编码器和所述待校正编码器，所述数据采集板还与所述上位机电性连接(把数据上传到上位机进行误差补偿解算，再通过数据采集板向待校正编码器写入补偿值)；
41.所述伺服驱动器分别与所述伺服电机、所述基准编码器和所述数据采集板电性连接。
42.具体的是，基于基准编码器的严格同步采集校正装置还包括第二伺服电机，所述第二伺服电机通过联轴器与所述第一伺服电机连接，并且所述待校正编码器与所述第二伺服电机连接。
43.具体的是，所述伺服驱动器包括第一主控芯片，所述数据采集板包括选通开关和第二主控芯片，所述第一主控芯片一路(通过485通讯)与所述基准编码器性连接，所述第一主控芯片另一路通过所述选通开关与所述第二主控芯片电性连接，所述第一主控芯片用于将数据请求指令(tx1)同时传输到所述基准编码器和所述第二主控芯片，所述第二主控芯片用于将数据请求指令传输到待校正编码器(与第一主控片将数据请求指令传输到所述基准编码器同步)和将获得的补偿值传输到待校正编码器。
44.更具体的是，所述基准编码器作为闭环反馈编码器。
45.优选地，为了保正待校正编码器和基准编码器在同一时刻收到数据请求指令，需要把伺服驱动器的数据请求指令在可选通的情况下和数据采集板向待校正编码器发送的数据请求指令合并为一(在采集板向待校正编码器写入补偿值时，则关闭驱动器数据请求指令向待校正编码器的馈入通道)。这样在驱动器向基准编码器发送数器请求指令时，同时也会向待校正编码器发送数据请求指令。由于采集模式下待校正编码器和基准编码器的数据请求指令协议一致，因此可以确保两编码器同一时刻收到数据请求指令。再把基准编码器和待校正编码器的总线数据送入到数据采集板，可以确保数据采集板上得到的数据同步性，本校正装置为后续的误差提取及补偿提供了可靠的保证。
46.优选地，同样当编码器是分体编码器时，由于其校正时必然需要和伺服电机安装在一起，因此基准编码器安装在其中一台伺服电机上，两伺服电机通过联轴器连接在一起，安装基准编码器那台第一伺服电机由伺服驱动器控制旋转，基准编码器作为反馈编码器参与控制，其它和第一实例一致。基准编码器作为闭环反馈编码器，确保了转速的平稳。为了确保数据采集板对两编码器同时发送数据请求指令，把第一伺服驱动器对基准编码器的数据请求指令即tx1，也送到数据采集板上，当数据采集板上的选通开关为on，即打开时，此时伺服驱动器给基准编码器的数据请求指令和数据采集板上的tx 3信号网络和二为一，tx 3无数据输出保持高阻态，则待校正编码器收到的数据请求指令即为驱动器发送给基准编码器的数据请求指令，由于在校正模式下，待校正编码器和基准编码器的数据请求指令一致，因此待校正编码器和基准编码器将同时响应数据请求指令，确保了数据采集板得到的是两编码器同步的位置信息。当采集到的同步数据送上位机进行误差提取后，算出补偿值通过数据采集板向待校正编码器写入补偿值。在写入补偿值时，选通开关为off状态，即此时tx 1和tx 3是断开的。
47.值得一提的是，本实用新型专利申请涉及的上位机、伺服电机、主控芯片和485通讯等技术特征应被视为现有技术，这些技术特征的具体结构、工作原理以及可能涉及到的
控制方式、空间布置方式采用本领域的常规选择即可，不应被视为本实用新型专利的发明点所在，本实用新型专利不做进一步具体展开详述。
48.对于本领域的技术人员而言，依然可以对前述各实施例所记载的技术方案进行修改，或对其中部分技术特征进行等同替换，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围。