芯片突变电压测试方法、装置及存储介质与流程

1.本发明涉及芯片测试技术领域，尤其涉及一种芯片突变电压测试方法、装置及存储介质。


背景技术：

2.mems电容产品在晶圆测试（chip probing，cp）时，晶圆上每一个芯片电容是否发生突变（pullin）是衡量芯片良率的好坏标准。传统方式是通过加扫描电压逐次扫描芯片，测试当前点的电容值，并计算当前点电容值与前一个点电容值的变化量是否大于预设电容阈值，如果变化量大于预设电容阈值，则认为当前点电容发生突变，当前电压为突变电压；如果变化量小于预设电容阈值，则增加扫描电压，直至检测到电容发生突变或者扫描到结束电压为止。
3.此种加扫描电压逐次扫描测试方式，扫描次数多、时间长、效率低，即使缩小扫描电压范围，扫描次数依然较多，并不适用于大规模量产。


技术实现要素：

4.基于此，有必要针对上述背景技术中的问题，提供一种芯片突变电压测试方法、装置及存储介质，通过采用预设二分法测试突变电压值，相较于传统逐次扫描的方式，极大降低扫描次数，缩小测试时间，大幅度提升测试效率。
5.为解决上述技术问题，本技术的第一方面提出一种芯片突变电压测试方法，包括：获取预设标准芯片的电容突变相关值，所述电容突变相关值为以预设扫描步长扫描所述预设标准芯片获取；获取测试芯片的预设总步数；根据所述电容突变相关值和所述预设总步数采用预设算法，确定所述测试芯片的突变电压值。
6.于上述实施例中提供的芯片突变电压测试方法中，通过获取预设标准芯片的电容突变相关值和测试芯片的预设总步数，其中，电容突变相关值为以预设扫描步长扫描预设标准芯片获取；并根据电容突变相关值和预设总步数采用预设算法，从而确定测试芯片的突变电压值，测试过程简单，极大降低扫描次数，缩小测试时间，相较于传统逐次扫描电压的方式，大幅度提高芯片突变电压的测试效率，适用于大规模量产。
7.在其中一个实施例中，所述根据所述电容突变相关值和所述预设总步数采用预设算法，确定所述测试芯片的突变电压值，包括：获取零点电容值及目标突变电压值；根据所述零点电容值、所述目标突变电压值、所述预设扫描步长、所述电容突变相关值及所述预设总步数采用预设二分法，得到所述突变电压值。
8.在其中一个实施例中，所述预设总步数为n，n＞2，且n为整数，所述预设扫描步长为step；所述采用预设二分法，得到所述突变电压值，包括：
将所述目标突变电压值确定为第一扫描电压值，并获取与所述第一扫描电压值对应的第一扫描电容值；根据所述第一扫描电容值和所述电容突变相关值与所述零点电容值的乘积的比较结果，确定第i扫描电压值，1＜i≤n，i为整数；获取与所述第i扫描电压值对应的第i扫描电容值；根据所述第i扫描电容值和所述电容突变相关值与所述零点电容值的乘积的比较结果，确定所述突变电压值。
9.在其中一个实施例中，所述确定第i扫描电压值，包括：判断第i-1扫描电容值是否大于所述电容突变相关值与所述零点电容值的乘积；若是，则确定第i扫描电压值为vi=v
i-1-step*2
(n-i)
；若否，则确定第i扫描电压值为vi=v
i-1
+step*2
(n-i)
。
10.在其中一个实施例中，所述根据所述第i扫描电容值和所述电容突变相关值与所述零点电容值的乘积的比较结果，确定所述突变电压值，包括：判断所述第i扫描电容值是否大于所述电容突变相关值与所述零点电容值的乘积；若是，则确定所述突变电压值为cv=vn；若否，则确定所述突变电压值为cv=vn+step，其中，vn为i=n时扫描电压值。
11.在其中一个实施例中，所述获取预设标准芯片的电容突变相关值，包括：获取预设标准晶圆上若干个预设标准芯片的预设标准突变电容值、预设标准零点电容值及预设标准突变前电容值；根据各所述预设标准芯片的所述预设标准突变电容值、所述预设标准零点电容值及所述预设标准突变前电容值采用预设标准关系式，确定每一所述预设标准芯片的预设标准范围；根据各所述预设标准范围确定预设标准范围的重合部分，所述电容突变相关值位于所述预设标准范围的重合部分内。
12.在其中一个实施例中，所述预设标准关系式为：c’f
/c
’0《x《c’s
/c
’0其中，x为电容突变相关值，c’s
为预设标准突变电容值，c
’0为预设标准零点电容值，c’f
为预设标准突变前电容值。
13.在其中一个实施例中，所述获取测试芯片的预设总步数，包括：获取预设第一电压值、预设第二电压值及目标突变电压值；所述目标突变电压值大于所述预设第一电压值，且小于所述预设第二电压值；根据所述预设第一电压值、所述预设第二电压值、所述预设扫描步长及所述目标突变电压值采用预设规则，确定所述预设总步数。
14.在其中一个实施例中，所示预设规则满足以下关系式：v
target-step*（2
0+ 2
1+ 2
2+
…
+2
(n-2)
）＜va；且v
target
+step*（2
0+ 2
1+ 2
2+
…
+2
(n-2)
）＞vb；其中，v
target
为目标突变电压值，step为预设扫描步长，n为预设总步数，n＞2，且n为整数；va为预设第一电压值，vb为预设第二电压值。
15.本技术的第二方面提供一种芯片突变电压测试装置，包括：电容突变相关值获取模块，用于获取预设标准芯片的电容突变相关值，所述电容突变相关值为以预设扫描步长扫描所述预设标准芯片获取；预设总步数获取模块，用于获取测试芯片的预设总步数；突变电压确定模块，用于根据所述电容突变相关值和所述预设总步数采用预设算法，确定所述测试芯片突变电压值。
16.于上述实施例中提供的芯片突变电压测试装置中，通过设置电容突变相关值获取模块获取预设标准芯片的电容突变相关值，电容突变相关值为以预设扫描步长扫描预设标准芯片获取，设置预设总步数获取模块获取测试芯片的预设总步数，并通过设置的突变电压确定模块根据电容突变相关值和预设总步数采用预设算法，从而确定测试芯片的突变电压值，测试过程简单，极大降低扫描次数，缩小测试时间，相较于传统逐次扫描电压的方式，大幅度提高芯片突变电压的测试效率，适用于大规模量产。
17.本技术的第三方面提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的方法的步骤。
18.上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
19.为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
20.图1为本技术一实施例中提供的一种芯片突变电压测试方法的流程示意图；图2为本技术另一实施例中提供的一种芯片突变电压测试方法的部分流程示意图；图3为本技术又一实施例中提供的一种芯片突变电压测试方法的部分流程示意图；图4为本技术一实施例中提供的传统逐次扫描和芯片突变电压测试方法的对比示意图；图5为本技术一实施例中提供的芯片突变电压测试方法扫描的电容电压曲线示意图；图6为本技术一实施例中提供的一种芯片突变电压测试装置的结构示意图。
21.附图标记说明：100、芯片突变电压测试装置；10、电容突变相关值获取模块；20、预设总步数获取模块；30、突变电压确定模块。
具体实施方式
22.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的较佳的实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容的理解更加透
彻全面。
23.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
24.在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由
……
组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
25.应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本技术的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
26.在本技术中，除非另有明确的规定和限定，术语“相连”、“连接”等术语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
27.为了说明本技术上述的技术方案，下面通过具体实施例来进行说明。
28.在本技术的一个实施例中提供的一种芯片突变电压测试方法中，如图1所示，包括如下步骤：步骤s10：获取电容突变相关值，所述电容突变相关值为以预设扫描步长扫描所述预设标准芯片获取；步骤s20：获取测试芯片的预设总步数；步骤s30：根据电容突变相关值和预设总步数采用预设算法，确定测试芯片的突变电压值。
29.于上述实施例中提供的芯片突变电压测试方法中，通过获取预设标准芯片的电容突变相关值和测试芯片的预设总步数，其中，电容突变相关值为以预设扫描步长扫描预设标准芯片获取；并根据电容突变相关值和预设总步数采用预设算法，从而确定测试芯片的突变电压值，测试过程简单，极大降低扫描次数，缩小测试时间，相较于传统逐次扫描电压的方式，大幅度提高芯片突变电压的测试效率，适用于大规模量产。
30.作为示例，电容突变相关值大于0，为非整数或整数；预设标准芯片与测试芯片为同一产品芯片，且二者的制备工艺、尺寸等相关参数均相同。测试芯片为当前需要测试突变电压的芯片。
31.作为示例，电容突变相关值是通过传统逐次扫描方式，以预设扫描步长扫描预设标准芯片获取，具体获取方式详见下文。
32.作为示例，预设算法包括预设二分法（binary research，bsa）。
33.在一个实施例中，步骤s10：获取预设标准芯片的电容突变相关值，包括如下步骤：步骤s11：获取预设标准晶圆上若干个预设标准芯片的预设标准突变电容值、预设标准零点电容值及预设标准突变前电容值；步骤s12：根据各预设标准芯片的预设标准突变电容值、预设标准零点电容值及预
设标准突变前电容值采用预设标准关系式，确定每一预设标准芯片的预设标准范围；步骤s13：根据各预设标准范围确定预设标准范围的重合部分，电容突变相关值位于预设标准范围的重合部分内。
34.具体的，需要说明的是，预设标准芯片的制备参数与本技术中突变电压测试的芯片制备参数相同，预设标准芯片作为标准片；在工程阶段，通过传统逐次扫描方式，以扫描电压为0.2v为例，每增加0.2v，扫描（sweep）预设标准芯片，以获取到预设标准芯片的预设标准突变电容值、预设标准零点电容值、预设标准突变前电容值。
35.具体的，预设标准突变前电容值为预设标准突变电压值的前一步扫描电压对应的电容值，以扫描电压0.2v为例，若预设标准突变电容值对应的预设标准突变电压值为14.4v，则预设标准突变前电容值为扫描电压处于14.2v时，扫描到芯片的电容值。
36.作为示例，对预设标准晶圆上若干个预设标准芯片通过传统逐次扫描方式测试时，每一个预设标准芯片所具有的预设标准突变电容值、预设标准零点电容值、预设标准突变前电容值均可以不同，也可以相同。
37.进一步实施例中，预设标准关系式为：c’f
/c
’0《x《 c’s
/c
’0；其中，x为电容突变相关值，c’s
为预设标准突变电容值，c
’0为预设标准零点电容值，c’f
为预设标准突变前电容值。
38.具体的，关于电容突变相关值x的确定，可根据每一个预设标准芯片的预设标准突变电容值c’s
、预设标准零点电容值c
’0、预设标准突变前电容值c’f
，确定每一个预设标准芯片的预设标准范围（c’f
/c
’0，c’s
/c
’0）。
39.选取预设标准晶圆上若干个预设标准芯片的预设标准范围的重合部分，例如重合部分范围为（1.1，1.2），在此范围内，任意一个值均可以作为电容突变相关值x的取值，譬如1.15、1.16或1.17等等。
40.以下呈现的测试步骤，均为对测试芯片进行测试的步骤。
41.在一个实施例中，步骤s20：获取测试芯片的预设总步数，包括如下步骤：步骤s21：获取预设第一电压值、预设第二电压值及目标突变电压值；步骤s22：根据预设第一电压值、预设第二电压值、预设扫描步长及目标突变电压值采用预设规则，确定预设总步数；具体的，预设第一电压值va、预设第二电压值vb、预设扫描步长step以及目标突变电压值v
target
均已知，可以由工程师直接确定；测试芯片的的突变电压和目标突变电压值v
target
均位于预设第一电压值va和预设第二电压值vb之间，其中，目标突变电压值v
target
大于预设第一电压值va，且小于预设第二电压值vb。
42.作为示例，目标突变电压值v
target
大于预设第一电压值va，且小于预设第二电压值vb。
43.需要说明的是，目标突变电压值v
target
在测试芯片发生突变的电压值附近，目标突变电压值v
target
为工程师预先知晓的电压值。
44.具体的，预设规则满足以下关系式：v
target-step*（2
0+ 2
1+ 2
2+
…
+2
(n-2)
）＜va；且v
target
+step*（2
0+ 2
1+ 2
2+
…
+2
(n-2)
）＞vb；其中，v
target
为目标突变电压值，step为预设扫描步长，n为预设总步数，n＞2，且n为整数；va为预设第一电压值，vb为预设第二电压值。
45.作为示例，选取预设总步数n的值，例如n=6或n=7，代入上述关系式，通过有限次的计算，使得预设总步数同时满足上述关系式。v
target-step*（2
0+ 2
1+ 2
2+
…
+2
(n-2)
）记为vc，v
target
+step*（2
0+ 2
1+ 2
2+
…
+2
(n-2)
）记为vd，vc＜va，vd＞vb，范围（vc，vd）大于范围（va，vb），以保证芯片实时发生突变的电压落入范围（vc，vd）内，提高芯片突变电压测试的准确性。
46.作为示例，例如，预设第一电压值va取10v，预设第一电压值vb取20v，目标突变电压值v
target
为14v，预设扫描步长step取0.2v，当预设总步数n取5时，vc=14
ꢀ–ꢀ
0.2*(1+2+4+8)=11v＞10v，vd=14 + 0.2*(1+2+4+8)=17v＜20v，n取5时，不满足上述关系式；当预设总步数n取6时，vc=14
ꢀ–ꢀ
0.2*(1+2+4+8+16)=7.8v＜10v，vd=14 + 0.2*(1+2+4+8+16)=20.2v＞20v，n取6时，满足上述关系式；当预设总步数n取7时，当vc=14
ꢀ–ꢀ
0.2*(1+2+4+8+16+32)=1.4v＜10v，vd=14 + 0.2*(1+2+4+8+16+32)=26.6v＞20v，显然，预设总步数n取6时范围（7.8v，20.2v）相较于预设总步数n取7时的范围（1.4v，26.6v）更小，采用预设算法时的搜索范围更小，从而进一步降低扫描次数，缩小测试时间，提升测试效率。
47.在一个实施例中，如图2所示，步骤s30：根据电容突变相关值和预设总步数采用预设算法，确定测试芯片的突变电压值，包括如下步骤：步骤s31：获取零点电容值c0及目标突变电压值v
target
；步骤s32：根据零点电容值c0、目标突变电压值v
target
、预设扫描步长step、电容突变相关值x及预设总步数n采用预设二分法，得到突变电压值cv。
48.具体的，预设总步数为n，n＞2，且n为整数；零点电容值c0可以为芯片扫描电压为0v时的电容值。
49.在一个实施例中，如图3所示，步骤s32：采用预设二分法，得到突变电压值cv，包括如下步骤：步骤s321：将目标突变电压值v
target
确定为第一扫描电压值v1，并获取与第一扫描电压值v1对应的第一扫描电容值c1；步骤s322：根据第一扫描电容值c1和电容突变相关值x与零点电容值c0的乘积的比较结果，确定第i扫描电压值vi，1＜i≤n，i为整数；步骤s323：获取与第i扫描电压值vi对应的第i扫描电容值ci；步骤s324：根据第i扫描电容值ci和电容突变相关值与零点电容值的乘积的比较结果，确定突变电压值cv。
50.作为示例，将目标突变电压值v
target
作为第一扫描电压值v1，可以确保后续使用预设二分法在扫描过程中扫描电压不断趋近于芯片突变电压，同时保证芯片突变电压始终位于预设二分法扫描电压范围内，提高预设二分法的精确度。
51.具体的，步骤s322：确定第i扫描电压值vi，包括如下步骤：步骤s3221：判断第i-1扫描电容值c
i-1
是否大于电容突变相关值x与零点电容值c0的乘积；步骤s3222：若是，则确定第i扫描电压值为vi=v
i-1-step*2
(n-i)
；步骤s3223：若否，则确定第i扫描电压值为vi=v
i-1
+step*2
(n
‑ꢀ
i)
。
52.具体的，步骤s324：根据第i扫描电容值ci和电容突变相关值与零点电容值的乘积的比较结果，确定突变电压值cv，包括如下步骤：步骤s3241：判断第i扫描电容值ci是否大于电容突变相关值x与零点电容值c0的乘
积；步骤s3241：若是，则确定突变电压值为cv=vi；步骤s3241：若否，则确定突变电压值为cv=vi+step，其中，vn为i=n时扫描电压值。
53.具体的，详细阐述预设二分法如下：第1步：v
target
= v1，获取v1对应的电容值c1，判断c1＞x* c0；若c1＞x* c0，则v2= v
1-step*2
(n-2)
；若c1≤x* c0，则v2= v1+step*2
(n-2)
；第2步：测试芯片在v2时对应的电容值c2，判断c2＞x* c0；若c2＞x* c0，则v3= v
2-step*2
(n-3)
；若c2≤x* c0，则v3= v2+step*2
(n-3)
；第3步：测试芯片在v3时对应的电容值c3，判断c3＞x* c0；若c3＞x* c0，则v4= v
3-step*2
(n-4)
；若c3≤x* c0，则v4= v3+step*2
(n-4)
；第4步：测试芯片在v4时对应的电容值c4，判断c4＞x* c0；若c4＞x* c0，则v5= v
4-step*2
(n-5)
；若c4≤x* c0，则v5= v4+step*2
(n-5)
；以此类推
…
第n-2步时，测试芯片在v n-2
时对应的电容值c n-2
，判断c n-2
＞x* c0；若c n-2
＞x* c0，则v
n-1
= v n-2-step*21；若c n-2
≤x* c0，则v
n-1
= v n-2
+step*21；第n-1步时，测试芯片在v
n-1
时对应的电容值c n-1
，判断c n-1
＞x* c0；若c n-1
＞x* c0，则vn= v n-1-step*20；若c n-1
≤x* c0，则vn= v n-1
+step*20；第n步时，测试芯片在v n
时对应的电容值c n
，判断c n
＞x* c0；若c n
＞x* c0，则cv= v n
；若c n
≤x* c0，则cv= v n +step。
54.上述实施例中，基于获取的目标突变电压值、零点电容值、预设总步数以及预设扫描步长，采用预设二分法，根据预设总步数依次计算每一步电压值以及对应的电容值，直至获取第n步对应的第n扫描电压值，第n扫描电压值vn对应第n扫描电容值cn，判断第n扫描电容值cn是否大于电容突变相关值x与零点电容值c0的乘积x* c0，从而确定测试芯片的突变电压值cv。相较于传统逐次扫描芯片电压的方式，本技术采用预设二分法测试过程简单，极大降低扫描次数，缩小测试时间，大幅度提高整个晶圆上所有芯片突变电压的测试效率，甚至可以更快的测试整卡lot的良率，适用于大规模量产，且适用于所述mems测突变电容产品。
55.在一个实施例中，图4示出对同一个芯片分别进行传统逐次扫描和预设二分法扫描，图5示出对图4中进行预设二分法测试的详细曲线图；其中，设置扫描步长均为0.2v，扫描范围（10v，20v）。传统逐次扫描方法，从10v开始，每增加0.2v依次扫描，测试对应的电容值，在扫描至14.4v时发现芯片突变电压，共计扫描22次；此外，即使缩小扫描范围，例如缩小到（13v，18v），其测试电容次数仍然需要25次。使用预设二分法扫描，共计扫描6次（如图5
所示）；预设二分法扫描次数远小于传统逐次扫描次数，预设二分法测试过程简单，极大降低扫描次数，缩小测试时间，大幅度提高芯片突变电压的测试效率，适用于大规模量产。
56.在本技术的一个实施例中，如图6所示，还提供一种芯片突变电压测试装置，执行上述芯片突变电压测试方法的步骤，芯片突变电压测试装置100包括电容突变相关值获取模块10、预设总步数获取模块20以及突变电压确定模块30。
57.具体的，电容突变相关值获取模块10用于获取预设标准芯片的电容突变相关值，电容突变相关值为以预设扫描步长扫描预设标准芯片获取；预设总步数获取模块20用于获取测试芯片的预设总步数；突变电压确定模块30用于根据电容突变相关值和预设总步数采用预设算法，确定测试芯片的突变电压值。
58.于上述实施例中提供的芯片突变电压测试装置中，通过设置电容突变相关值获取模块获取预设标准芯片的电容突变相关值，电容突变相关值为以预设扫描步长扫描预设标准芯片获取，设置预设总步数获取模块获取测试芯片的预设总步数，并通过设置的突变电压确定模块根据电容突变相关值和预设总步数采用预设算法，从而确定测试芯片的突变电压值，测试过程简单，极大降低扫描次数，缩小测试时间，相较于传统逐次扫描电压的方式，大幅度提高整个晶圆上所有芯片突变电压的测试效率，适用于大规模量产。
59.在本技术一实施例中，还提供一种存储介质，其上存储有计算机程序。该计算机程序被处理器执行时实现如上任一方法的步骤。
60.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)或闪存。易失性存储器可包括随机存取存储器(ram)或者外部高速缓冲存储器。作为说明而非局限，ram以多种形式可得，诸如静态ram(sram)、动态ram(dram)、同步dram(sdram)、双数据率sdram(ddrsdram)、增强型sdram(esdram)、同步链路(synchlink)dram(sldram)、存储器总线(rambus)直接ram(rdram)、直接存储器总线动态ram(drdram)、以及存储器总线动态ram(rdram)等。本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
61.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
62.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。