增量式磁编码器抗干扰电路设计方法和增量式磁编码器与流程

1.本发明涉及编码器抗干扰技术领域，特别是指增量式磁编码器抗干扰电路设计方法和增量式磁编码器。


背景技术：

2.随着现有科学技术的高速发展，以数控技术和机器人为代表的工业自动控制技术也在频频创新。工业装备智能化、精细化的发展对位置定位技术的鲁棒性和准确性提出了更高的要求。为了达到要求的控制精度，系统中需要使用合适的位置传感器。
3.位置传感器可以感受被测物体的位置变化，并且能够将该变化转换成电信号输出。位置传感器作为一种检测元件，广泛应用于各种自动化设备场景中，成为工业生产与实际生活中自动化的重要组成部分。
4.编码器作为位置传感器，是位置信息检测与定位的新型传感器，在各个领域应用广泛。目前在国内外市场上常用的编码器产品主要包括三种，分别是光电编码器、旋转变压器和磁编码器。磁编码器是基于电磁传感器原理的新型精密编码器，根据信号输出方式的不同，又可以分为绝对式磁编码器和增量式磁编码器。
5.增量式磁编码器由磁鼓和磁传感器组成，它们将轴旋转产生的磁场变化转换为脉冲信号,以便获得有关编码器角度、转速和位置等的物理信息。增量式磁编码器存在着很多的优点，例如可靠性高、结构简单、不需要复杂的协议，应用方便，成本低，因此工业用于中，增量式磁编码器被广泛应用。
6.增量式磁编码器一般用于电动机控制中，输出信号和伺服驱动系统相连，工作环境电磁干扰较强，在强电磁干扰情况，磁编码器的可靠性和抗干扰能力是磁编码器的关键技术指标。


技术实现要素：

7.本发明提供了增量式磁编码器抗干扰电路设计方法和增量式磁编码器，用以提高增量式编码器的可靠性和抗干扰能力。所述技术方案如下：
8.一方面，提供了一种增量式磁编码器抗干扰电路设计方法，所述方法包括：
9.s1、检测出安装在所述增量式磁编码器转轴上的磁鼓元件随着转轴旋转而产生的磁场变化，输出相应的电压信号；
10.s2、对所述电压信号进行处理得到三路脉冲信号a、b和z；
11.s3、对于每路脉冲信号，设计asic抗干扰滞环比较方法，实现增量式磁编码器信号由单路输出到双路差分输出；
12.s4、对所述双路差分输出的信号进行分析，输出得到所述转轴的物理信息。
13.可选地，对于所述脉冲信号a、b、z，假设脉冲信号电平信号值分别为ua、ub、uz；
14.所述s3，具体包括：
15.设计两路滞环比较电压信号u1和u2；
16.对于脉冲信号a：
17.设计减法运算电路实现：
18.u
a-u119.u
a-u220.设计滞环比较电路：
21.将u
a-u1与0作比较，若u
a-u1》0，则a
+
为高电平，反之a
+
为低电平；
22.将u
a-u2与0作比较，若u
a-u2《0，则a-为低电平，反之a-为高电平；
23.其中：a
+
、a-为a相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且a
+
、a-电平信号值相反；
24.对于脉冲信号b：
25.设计减法运算电路电路实现：
26.u
b-u127.u
b-u228.设计滞环比较电路：
29.将u
b-u1与0作比较，若u
b-u1》0，则b
+
为高电平，反之b
+
为低电平；
30.将u
b-u2与0作比较，若u
b-u2《0，则b-为低电平，反之b-为高电平；
31.其中：b
+
、b-为b相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且b
+
、b-电平信号值相反；
32.对于脉冲信号z：
33.设计减法运算电路实现：
34.u
z-u135.u
z-u236.设计滞环比较电路：
37.将u
z-u1与0作比较，若u
z-u1》0，则z
+
为高电平，反之z
+
为低电平；
38.将u
z-u2与0作比较，若u
z-u2《0，则z-为低电平，反之z-为高电平；
39.其中：z
+
、z-为z相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且z
+
、z-电平信号值相反。
40.可选地，对于所述脉冲信号a、b、z，假设脉冲信号电平信号幅值分别为u'a、u'b、u'z，又因为u'a＝u'b＝u'z，故可令u'＝u'a＝u'b＝u'z，其中u'为电平信号幅值；
41.所述设计两路滞环比较电压信号u1和u2，具体包括：
[0042][0043]
另一方面，提供了一种asic控制电路，所述asic控制电路为专用集成电路asic，所述asic控制电路实现增量式磁编码器信号由单路输出到双路差分输出，所述asic控制电路包括：三个减法运算电路和三个滞环比较电路，每个减法运算电路和每个滞环比较电路相连。
[0044]
可选地，所述增量式磁编码器信号包括三路脉冲信号a、b、z，假设脉冲信号电平信
号值分别为ua、ub、uz；
[0045]
对于脉冲信号a：
[0046]
所述减法运算电路实现：
[0047]ua-u1[0048]ua-u2[0049]
所述u1和u2为设计的两路滞环比较电压信号；
[0050]
所述滞环比较电路：
[0051]
将u
a-u1与0作比较，若u
a-u1》0，则a
+
为高电平，反之a
+
为低电平；
[0052]
将u
a-u2与0作比较，若u
a-u2《0，则a-为低电平，反之a-为高电平；
[0053]
其中：a
+
、a-为a相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且a
+
、a-电平信号值相反；
[0054]
对于脉冲信号b：
[0055]
所述减法运算电路电路实现：
[0056]ub-u1[0057]ub-u2[0058]
所述u1和u2为设计的两路滞环比较电压信号；
[0059]
所述滞环比较电路：
[0060]
将u
b-u1与0作比较，若u
b-u1》0，则b
+
为高电平，反之b
+
为低电平；
[0061]
将u
b-u2与0作比较，若u
b-u2《0，则b-为低电平，反之b-为高电平；
[0062]
其中：b
+
、b-为b相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且b
+
、b-电平信号值相反；
[0063]
对于脉冲信号z：
[0064]
所述减法运算电路实现：
[0065]uz-u1[0066]uz-u2[0067]
所述u1和u2为设计的两路滞环比较电压信号；
[0068]
所述滞环比较电路：
[0069]
将u
z-u1与0作比较，若u
z-u1》0，则z
+
为高电平，反之z
+
为低电平；
[0070]
将u
z-u2与0作比较，若u
z-u2《0，则z-为低电平，反之z-为高电平；
[0071]
其中：z
+
、z-为z相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且z
+
、z-电平信号值相反。
[0072]
可选地，对于所述脉冲信号a、b、z，假设脉冲信号电平信号幅值分别为u'a、u'b、u'z，又因为u'a＝u'b＝u'z，故可令u'＝u'a＝u'b＝u'z，其中u'为电平信号幅值；
[0073]
所述u1和u2，具体包括：
[0074][0075]
另一方面，还提供了一种增量式磁编码器，所述增量式磁编码器包括：
[0076]
信号发生模块，用于采集所述增量式磁编码器转轴旋转过程中的物理信息，并输出相应的电压信号；
[0077]
信号处理模块，用于对所述电压信号进行处理得到三路脉冲信号a、b和z；
[0078]
asic控制电路，用于对于每路脉冲信号，设计asic抗干扰滞环比较方法，实现增量式磁编码器信号由单路输出到双路差分输出；
[0079]
分析模块，用于对所述双路差分输出的信号进行分析，输出得到所述转轴的物理信息。
[0080]
可选地，所述asic控制电路为专用集成电路asic，所述asic控制电路实现增量式磁编码器信号由单路输出到双路差分输出，所述asic控制电路包括：三个减法运算电路和三个滞环比较电路，每个减法运算电路和每个滞环比较电路相连。
[0081]
可选地，所述增量式磁编码器信号包括三路脉冲信号a、b、z，假设脉冲信号电平信号值分别为ua、ub、uz；
[0082]
对于脉冲信号a：
[0083]
所述减法运算电路实现：
[0084]ua-u1[0085]ua-u2[0086]
所述u1和u2为设计的两路滞环比较电压信号；
[0087]
所述滞环比较电路：
[0088]
将u
a-u1与0作比较，若u
a-u1》0，则a
+
为高电平，反之a
+
为低电平；
[0089]
将u
a-u2与0作比较，若u
a-u2《0，则a-为低电平，反之a-为高电平；
[0090]
其中：a
+
、a-为a相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且a
+
、a-电平信号值相反；
[0091]
对于脉冲信号b：
[0092]
所述减法运算电路电路实现：
[0093]ub-u1[0094]ub-u2[0095]
所述u1和u2为设计的两路滞环比较电压信号；
[0096]
所述滞环比较电路：
[0097]
将u
b-u1与0作比较，若u
b-u1》0，则b
+
为高电平，反之b
+
为低电平；
[0098]
将u
b-u2与0作比较，若u
b-u2《0，则b-为低电平，反之b-为高电平；
[0099]
其中：b
+
、b-为b相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且b
+
、b-电平信号值相反；
[0100]
对于脉冲信号z：
[0101]
所述减法运算电路实现：
[0102]uz-u1[0103]uz-u2[0104]
所述u1和u2为设计的两路滞环比较电压信号；
[0105]
所述滞环比较电路：
[0106]
将u
z-u1与0作比较，若u
z-u1》0，则z
+
为高电平，反之z
+
为低电平；
[0107]
将u
z-u2与0作比较，若u
z-u2《0，则z-为低电平，反之z-为高电平；
[0108]
其中：z
+
、z-为z相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且z
+
、z-电平信号值相反。
[0109]
可选地，对于所述脉冲信号a、b、z，假设脉冲信号电平信号幅值分别为u'a、u'b、u'z，又因为u'a＝u'b＝u'z，故可令u'＝u'a＝u'b＝u'z，其中u'为电平信号幅值；
[0110]
所述u1和u2，具体包括：
[0111][0112]
本发明提供的技术方案带来的有益效果至少包括：采用本发明提高了增量式磁编码器的可靠性和抗干扰能力。
附图说明
[0113]
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0114]
图1是本发明实施例提供的一种增量式磁编码器抗干扰电路设计方法流程图；
[0115]
图2是现有增量式磁编码器结构示意图；
[0116]
图3是增量式磁编码器输出的电压信号经过信号处理产生的脉冲信号波形图；
[0117]
图4是本发明实施的asic控制电路结构框图；
[0118]
图5是本发明实施例的a相脉冲信号经过asic控制电路处理后得到的双路输出脉冲信号波形图；
[0119]
图6是本发明实施例的b相脉冲信号经过asic控制电路处理后得到的双路输出脉冲信号波形图；
[0120]
图7是本发明实施例的z相脉冲信号经过asic控制电路处理后得到的双路输出脉冲信号波形图；
[0121]
图8是本发明实施例的增量式磁编码器的结构框图。
具体实施方式
[0122]
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0123]
如图1所示，本发明实施例提供了一种增量式磁编码器抗干扰电路设计方法，所述方法包括：
[0124]
s1、检测出安装在所述增量式磁编码器转轴上的磁鼓元件随着转轴旋转而产生的磁场变化，输出相应的电压信号；
[0125]
s2、对所述电压信号进行处理得到三路脉冲信号a、b和z；
[0126]
s3、对于每路脉冲信号，设计asic抗干扰滞环比较方法，实现增量式磁编码器信号
由单路输出到双路差分输出；
[0127]
s4、对所述双路差分输出的信号进行分析，输出得到所述转轴的物理信息。
[0128]
下面结合附图2-7，详细说明本发明实施例的一种增量式磁编码器抗干扰电路设计方法。
[0129]
如图2所示，现有增量式磁编码器的结构，根据不同功能主要划分为两个部分：信号发生部分和信号处理部分。信号发生部分的工作重点在于将增量式磁编码器转轴旋转过程中的角度、转速、位置等物理信息通过一定方式采集并输出，主要通过磁传感器检测出安装在增量式磁编码器转轴上的磁鼓元件随着转轴旋转而产生的磁场变化，输出相应的电压信号。信号处理部分则是对从前端结构获取的电压信号进行处理得到三路脉冲信号a、b和z，并对其进行分析，输出得到转轴的角度、转速、位置等物理信息。
[0130]
另外，增量式磁编码器还具有信号调理部分，用于对信号发生部分输出的电压信号，进行调零模拟滤波处理、a/d转换、数字滤波降噪。
[0131]
图3为对电压信号经过处理后产生的脉冲信号波形图，其中a、b为相位相差90
°
的两路脉冲信号，可以通过两路脉冲信号的前后关系转换判断转子的旋转方向，当脉冲信号a的相位超前脉冲信号b的相位90
°
，电机转子正转；当脉冲信号a的相位滞后脉冲信号b的相位90
°
，电机转子反转。z相脉冲信号用来进行周期计数，即z相脉冲信号每出现一个高电平，则增量式磁编码器运行一个周期；a、b两路脉冲信号每周期的脉冲数等于增量式磁编码器分辨率，因此可通过a、b、z三相脉冲信号来计算增量式磁编码器分辨率。
[0132]
本发明实施例对现有增量式磁编码器进行改进，提供了一种增量式磁编码器抗干扰电路设计方法，以提高增量式磁编码器的可靠性和抗干扰能力。
[0133]
本发明实施例提供了一种增量式磁编码器抗干扰电路设计方法，所述方法包括：
[0134]
s1、检测出安装在所述增量式磁编码器转轴上的磁鼓元件随着转轴旋转而产生的磁场变化，输出相应的电压信号；
[0135]
s2、对所述电压信号进行处理得到三路脉冲信号a、b和z；
[0136]
s3、对于每路脉冲信号，设计asic抗干扰滞环比较方法，实现增量式磁编码器信号由单路输出到双路差分输出；
[0137]
可选地，对于所述脉冲信号a、b、z，假设脉冲信号电平信号值分别为ua、ub、uz；
[0138]
所述s3，具体包括：
[0139]
设计两路滞环比较电压信号u1和u2；
[0140]
对于脉冲信号a：
[0141]
设计减法运算电路，实现：
[0142]ua-u1[0143]ua-u2[0144]
所述减法运算电路，是由如图4中的减法函数生成器实现的，所述减法函数生成器由专用集成电路asic编写代码实现。
[0145]
设计滞环比较电路：
[0146]
将u
a-u1与0作比较，若u
a-u1》0，则a
+
为高电平，反之a
+
为低电平；
[0147]
将u
a-u2与0作比较，若u
a-u2《0，则a-为低电平，反之a-为高电平；
[0148]
其中：如图5所示，a
+
、a-为a相脉冲信号经过所述滞环比较电路处理后，得到的双路
输出电平信号值，且a
+
、a-电平信号值相反；
[0149]
所述滞环比较电路，是由如图4中的比较函数生成器实现的，所述比较函数生成器由专用集成电路asic编写代码实现。
[0150]
对于脉冲信号b：
[0151]
设计减法运算电路电路实现：
[0152]ub-u1[0153]ub-u2[0154]
所述减法运算电路，是由如图4中的减法函数生成器实现的，所述减法函数生成器由专用集成电路asic编写代码实现。
[0155]
设计滞环比较电路：
[0156]
将u
b-u1与0作比较，若u
b-u1》0，则b
+
为高电平，反之b
+
为低电平；
[0157]
将u
b-u2与0作比较，若u
b-u2《0，则b-为低电平，反之b-为高电平；
[0158]
其中：如图6所示，b
+
、b-为b相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且b
+
、b-电平信号值相反；
[0159]
所述滞环比较电路，是由如图4中的比较函数生成器实现的，所述比较函数生成器由专用集成电路asic编写代码实现。
[0160]
对于脉冲信号z：
[0161]
设计减法运算电路实现：
[0162]uz-u1[0163]uz-u2[0164]
所述减法运算电路，是由如图4中的减法函数生成器实现的，所述减法函数生成器由专用集成电路asic编写代码实现。
[0165]
设计滞环比较电路：
[0166]
将u
z-u1与0作比较，若u
z-u1》0，则z
+
为高电平，反之z
+
为低电平；
[0167]
将u
z-u2与0作比较，若u
z-u2《0，则z-为低电平，反之z-为高电平；
[0168]
其中：如图7所示，z
+
、z-为z相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且z
+
、z-电平信号值相反。
[0169]
所述滞环比较电路，是由如图4中的比较函数生成器实现的，所述比较函数生成器由专用集成电路asic编写代码实现。
[0170]
可选地，对于所述脉冲信号a、b、z，假设脉冲信号电平信号幅值分别为u'a、u'b、u'z，又因为u'a＝u'b＝u'z，故可令u'＝u'a＝u'b＝u'z，其中u'为电平信号幅值；
[0171]
所述设计两路滞环比较电压信号u1和u2，具体包括：
[0172][0173]
s4、对所述双路差分输出的信号进行分析，输出得到所述转轴的物理信息。
[0174]
本发明实施例设计上述减法运算电路，当产生脉冲信号干扰时，假设脉冲信号干扰为uf，脉冲信号a在受到干扰后电平信号值变为u'a，则有
[0175]u′a＝(ua+uf)
[0176]
滞环比较电压信号u1和u2在受到干扰后电平信号值变为u'1和u'2，则有
[0177][0178]
则以上减法运算电路实现分别结果为：
[0179][0180]
由上式可看出该减法运算电路在受到干扰后的输出结果与未受到干扰时的减法运算电路的输出结果完全相同，故该减法运算电路有较高的抗干扰能力。
[0181]
同时，设计上述的比较电路，当u
a-u1》0时，即则有a
+
为高电平；此时也必有即u
a-u2》0，因此有a-为低电平。
[0182]
同理，当u
a-u2《0，即时，则有a-为高电平；此时也必有为高电平；此时也必有即u
a-u1《0，因此有a
+
为低电平。
[0183]
上述设计的滞环比较电路相较于传统的滞环比较电路，用ua与u1和u2分别作比较来取代原有的ua与0作比较，即当u
a-u1》0时，必有u
a-0》0，此时a为高电平，a
+
为高电平，a-为低电平；当u
a-u2《0时，必有u
a-0《0，此时a为低电平，a
+
为低电平，a-为高电平。由此可知利用该比较电路可以进一步提升磁编码器的抗干扰能力和可靠性。
[0184]
通过设计由上述减法运算电路和比较运算电路相连构成的asic控制电路，将单路输出的a脉冲信号变为双路差分输出的a
+
和a-信号，且两路信号的电平信号值相反。当两路信号的电平信号值不相反时，即a
+
和a-同时为高电平或同时为低电平时，则表示增量式磁编码器出现故障，故该asic控制电路同时也拥有检测增量式磁编码器是否出现故障的作用。
[0185]
脉冲信号b和z也同理，这里不再赘述。
[0186]
另外，由所述asic控制电路构成的本发明实施例提供的增量式磁编码器也具有上述作用，这里也不再赘述。
[0187]
如图4所示，本发明实施例电路实现增量式磁编码器信号由单路输出到双路差分输出，所述asic控制电路包括：三个减法运算电路和三个滞环比较电路，每个减法运算电路和每个滞环比较电路相连。
[0188]
可选地，所述增量式磁编码器信号包括三路脉冲信号a、b、z，假设脉冲信号电平信号值分别为ua、ub、uz；
[0189]
对于脉冲信号a：
[0190]
所述减法运算电路实现：
[0191]ua-u1[0192]ua-u2[0193]
所述u1和u2为设计的两路滞环比较电压信号；
[0194]
所述减法运算电路，是由如图4中的减法函数生成器实现的，所述减法函数生成器由专用集成电路asic编写代码实现。
[0195]
所述滞环比较电路：
[0196]
将u
a-u1与0作比较，若u
a-u1》0，则a
+
为高电平，反之a
+
为低电平；
[0197]
将u
a-u2与0作比较，若u
a-u2《0，则a-为低电平，反之a-为高电平；
[0198]
其中：如图5所示，a
+
、a-为a相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且a
+
、a-电平信号值相反；
[0199]
所述滞环比较电路，是由如图4中的比较函数生成器实现的，所述比较函数生成器由专用集成电路asic编写代码实现。
[0200]
对于脉冲信号b：
[0201]
所述减法运算电路电路实现：
[0202]ub-u1[0203]ub-u2[0204]
所述u1和u2为设计的两路滞环比较电压信号；
[0205]
所述减法运算电路，是由如图4中的减法函数生成器实现的，所述减法函数生成器由专用集成电路asic编写代码实现。
[0206]
所述滞环比较电路：
[0207]
将u
b-u1与0作比较，若u
b-u1》0，则b
+
为高电平，反之b
+
为低电平；
[0208]
将u
b-u2与0作比较，若u
b-u2《0，则b-为低电平，反之b-为高电平；
[0209]
其中：如图6所示，b
+
、b-为b相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且b
+
、b-电平信号值相反；
[0210]
所述滞环比较电路，是由如图4中的比较函数生成器实现的，所述比较函数生成器由专用集成电路asic编写代码实现。
[0211]
对于脉冲信号z：
[0212]
所述减法运算电路实现：
[0213]uz-u1[0214]uz-u2[0215]
所述u1和u2为设计的两路滞环比较电压信号；
[0216]
所述减法运算电路，是由如图4中的减法函数生成器实现的，所述减法函数生成器由专用集成电路asic编写代码实现。
[0217]
所述滞环比较电路：
[0218]
将u
z-u1与0作比较，若u
z-u1》0，则z
+
为高电平，反之z
+
为低电平；
[0219]
将u
z-u2与0作比较，若u
z-u2《0，则z-为低电平，反之z-为高电平；
[0220]
其中：如图7所示，z
+
、z-为z相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且z
+
、z-电平信号值相反。
[0221]
所述滞环比较电路，是由如图4中的比较函数生成器实现的，所述比较函数生成器由专用集成电路asic编写代码实现。
[0222]
可选地，对于所述脉冲信号a、b、z，假设脉冲信号电平信号幅值分别为u'a、u'b、u'z，又因为u'a＝u'b＝u'z，故可令u'＝u'a＝u'b＝u'z，其中u'为电平信号幅值；
[0223]
所述u1和u2，具体包括：
[0248]ub-u2[0249]
所述u1和u2为设计的两路滞环比较电压信号；
[0250]
所述减法运算电路，是由如图8中的减法函数生成器实现的，所述减法函数生成器由专用集成电路asic编写代码实现。
[0251]
所述滞环比较电路：
[0252]
将u
b-u1与0作比较，若u
b-u1》0，则b
+
为高电平，反之b
+
为低电平；
[0253]
将u
b-u2与0作比较，若u
b-u2《0，则b-为低电平，反之b-为高电平；
[0254]
其中：如图6所示，b
+
、b-为b相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且b
+
、b-电平信号值相反；
[0255]
所述滞环比较电路，是由如图8中的比较函数生成器实现的，所述比较函数生成器由专用集成电路asic编写代码实现。
[0256]
对于脉冲信号z：
[0257]
所述减法运算电路实现：
[0258]uz-u1[0259]uz-u2[0260]
所述u1和u2为设计的两路滞环比较电压信号；
[0261]
所述减法运算电路，是由如图8中的减法函数生成器实现的，所述减法函数生成器由专用集成电路asic编写代码实现。
[0262]
所述滞环比较电路：
[0263]
将u
z-u1与0作比较，若u
z-u1》0，则z
+
为高电平，反之z
+
为低电平；
[0264]
将u
z-u2与0作比较，若u
z-u2《0，则z-为低电平，反之z-为高电平；
[0265]
其中：如图7所示，z
+
、z-为z相脉冲信号经过所述滞环比较电路处理后，得到的双路输出电平信号值，且z
+
、z-电平信号值相反。
[0266]
所述滞环比较电路，是由如图8中的比较函数生成器实现的，所述比较函数生成器由专用集成电路asic编写代码实现。
[0267]
可选地，对于所述脉冲信号a、b、z，假设脉冲信号电平信号幅值分别为u'a、u'b、u'z，又因为u'a＝u'b＝u'z，故可令u'＝u'a＝u'b＝u'z，其中u'为电平信号幅值；
[0268]
所述u1和u2，具体包括：
[0269][0270]
可选地，所述物理信息包括：所述增量式磁编码器转轴旋转过程中的角度、转速、位置等信息。
[0271]
另外，本发明实施例的增量式磁编码器还具有信号调理模块，用于对磁传感器输出的电压信号，进行调零模拟滤波处理、a/d转换、数字滤波降噪。
[0272]
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。