一种自由异步单光子雪崩焦平面读出电路及光电探测器的制作方法

本发明涉及光电探测器，特别是涉及一种自由异步单光子雪崩焦平面读出电路及光电探测器。

背景技术：

1、ingaas自由异步单光子雪崩焦平面是一种对光子进行连续高速采样和计时的焦平面阵列，主要由ingaas apd光敏元阵列、自由异步读出电路和制冷散热封装等组成，具有多光子事件计时、高光子通量等特点，适用于自由空间光通信、非合作目标的激光探测等应用；典型的应用场景包括星间激光通信互联、武器装备远距离激光通信、百公里以上高速远距离激光探测等。

2、在自由异步单光子焦平面阵列中，自由异步读出电路包括像素阵列、时钟控制和数据读出等模块，像素工作在自由模式，所有像素异步开始工作，当检测到任一雪崩事件后，停止工作并等待一段时间(即死时间)后继续异步开始工作；计时电路和数据读出模块工作在同步模式，读出周期小于死时间，保证可以读出所有光敏元雪崩事件。

3、但现有的自由异步单光子焦平面阵列，除了读出电路，探测器本身的性能限制了自由异步型雪崩焦平面的应用。一是由于探测器后脉冲引起的伪计数，使得器件的死时间较长，进而限制器件接收速率，同时过高的后脉冲还会增大器件噪声增加接收误码率。二是由于制备工艺偏差影响光敏元的光电性能以及产生过大的寄生参数，导致高偏差的光敏元阵列响应以及光敏元复位异常，从而影响器件中各光敏元的一致性。三是由于读出电路的读出功耗与读出速率和读出数据量密切相关，读出功耗的增加将带来芯片电源、组件的制冷散热设计体积增大，从而制约了器件向更高帧频、小型化和集成化方向的发展。

技术实现思路

1、有鉴于此，本发明的目的在于提供一种自由异步单光子雪崩焦平面读出电路及光电探测器，以解决现有技术中因后脉冲伪计数引起的死时间过长导致期间接收速率低和器件噪声大、因光敏元和寄生参数问题导致的光敏元阵列响应偏差过大以及光敏元复位异常以及期间小型化和集成化受限的问题。

2、为达到上述目的，本发明的一技术方案提供一种自由异步单光子雪崩焦平面读出电路，包括若干用于与光敏元连接的光敏元像素模块以及与所述光敏元像素模块均连接的一用于接入输入时钟信号的输入时钟引脚、一用于接入复位信号将光敏元的电压复位至工作电压的复位引脚、一用于接入复位使能信号以触发复位信号的复位使能引脚、一用于接入参考电压的参考电压输入引脚和一用于接入配置数据信号、配置时钟信号和配置使能信号的配置引脚以及若干与所述光敏元像素模块一一对应电连接且用于输出像素的输出引脚；所述光敏元像素模块还连接有用于输入模拟电源的模拟电源输入引脚和一用于输入数字电源的数字电源输入引脚。

3、进一步的，所述光敏元像素模块包括淬灭/复位单元以及与淬灭/复位单元电连接的配置寄存器单元，所述淬灭/复位单元与所述输入时钟引脚、复位引脚、复位使能引脚、参考电压输入引脚、模拟电源输入引脚、数字电源输入引脚以及输出引脚均连接，所述淬灭/复位单元用于在光敏元发生响应时根据响应产生的电流对应的响应电压与阈值校正电压进行比较，并根据比较结果等待一预设死时间后输出复位电平，再对复位电平转换后的按照预设脉宽输出以对光敏元进行复位；所述配置寄存器单元与配置引脚连接，所述配置寄存器单元用于根据所述配置数据信号、配置时钟信号以及配置使能信号对淬灭/复位单元的阈值校正电压、预设死时间以及预设脉宽进行配置。

4、进一步的，所述淬灭/复位单元包括用于根据光敏元发生响应产生的电流流动淬灭光敏元的淬灭子电路、用于将响应电压保持在数字电源之下的限幅子电路、用于将响应电压与阈值校正电路进行比较并输出比较结果的检测子电路、用于对比较结果进行电平转换后反馈至淬灭子电路的第一电平转换子电路、用于根据参考电压输出阈值校正电压和复位参考电压的驱动电压校正子电路、用于根据检测子电路的比较结果等待所述预设死时间后输出复位电平的光敏元死时间调节子电路、用于对所述复位电平按照预设脉宽进行脉宽调控并输出复位脉冲的脉宽调控子电路、用于对复位脉冲进行电平转换的第二电平转换子电路以及用于根据所述复位参考电压以及复位脉冲对光敏元进行复位的复位子电路；

5、所述淬灭子电路和第二电平转换子电路均连接模拟电源输入引脚，所述淬灭子电路还与复位使能引脚相连，所述检测子电路和限幅子电路均连接数字电源输入引脚，所述检测子电路还与输出引脚相连，所述驱动电压校正子电路连接参考电压输入引脚，所述光敏元死时间调节子电路连接输入时钟引脚，所述复位子电路与复位引脚相连，所述驱动电压校正子电路、光敏元死时间调节子电路和脉宽调控子电路与配置寄存器单元均连接。

6、进一步的，所述淬灭子电路包括第一mos管和第二mos管，所述第一mos管的栅极连接复位使能引脚，所述第一mos管的源极与第二mos管的源极连接后与模拟电源输入引脚相连，所述第一mos管的漏极与第二mos管的漏极连接后与光敏元相连，所述第一mos管的漏极和第二mos管的漏极还与限幅子电路和复位子电路均相连，所述第二mos管的栅极与第一电平转换子电路相连。

7、进一步的，所述配置寄存器单元还用于输出若干用于配置阈值校正电压的寄存器a组值；

8、所述驱动电压校正子电路包括并联的若干第三mos管、与第三mos管串联的第四mos管以及与第三mos管及第四mos管连接的跟随器，各第三mos管的漏极连接后与参考电压输入引脚相连，各第三mos管的栅极均与配置寄存器单元连接并一一对应接入寄存器a组值，各第三mos管的源极连接后与第四mos管的漏极相连，所述第三mos管的源极还与检测子电路连接，第四mos管的源极与第四mos管的栅极均接地，各第三mos管的源极及第四mos管的漏极还与跟随器的同相输入端连接，所述跟随器的反相输入端与跟随器的输出端连接后与复位子电路相连。

9、进一步的，所述配置寄存器单元还用于输出若干用于配置预设死时间的寄存器b组值；

10、所述光敏元死时间调节子电路包括第一组合逻辑器以及与所述第一组合逻辑器连接的n位计数器，所述第一组合逻辑器的寄存器b组值输入端与所述配置寄存器单元电连接并接入所述若干寄存器b组值，所述n位计数器时钟信号输入端与所述输入时钟引脚连接，所述n位计数器的计数信号输出端与第一组合逻辑器的计数信号输入端电连接，所述第一组合逻辑器的复位电平输出端与所述脉宽调控子电路电连接，所述n位计数器用于根据输入的时钟信号进行计数，所述第一组合逻辑器用于根据n位计数器的计数对寄存器b组值进行布尔运算确定预设死时间并根据检测子电路的比较结果输出复位电平至脉宽调控子电路。

11、进一步的，所述配置寄存器单元还用于输出若干用于配置预设脉宽的寄存器c组值；

12、所述脉宽调控子电路包括第二组合逻辑器、与第二组合逻辑器均连接的若干第五mos管、与若干第五mos管一一对应连接的反相器以及一与非门，所述第二组合逻辑器的寄存器c值输入端与所述配置寄存器单元电连接并接入所述若干寄存器c组值，所述第二组合逻辑器具有与第五mos管一一对应的第二组合逻辑值输出端，各组合逻辑值输出端一一对应与第五mos管的栅极电连接，各第五mos管的源极连接后与数字电源输入引脚相连，各第五mos管的漏极一一对应与反相器的第一控制端相连，所述反相器的第二控制端接地，若干反相器依次串联且首端的反相器的输入端与光敏元死时间调节子电路连接以接入复位电平而尾端的反相器的输出端与所述与非门的第一输入端相连，所述与非门的第二输入端与光敏元死时间调节子电路相连以接入复位电平，所述与非门的输出端与第二电平转换子电路相连以输出复位脉冲。

13、进一步的，所述复位子电路包括第六mos管和第七mos管，所述第六mos管的栅极连接复位引脚，所述第六mos管和第七mos管的漏极连接后与淬灭子电路相连，所述第六mos管和第七mos管的源极连接后与驱动电压校正子电路相连，所述第七mos管的栅极与第二电平转换子电路相连。

14、进一步的，所述配置引脚包括配置使能端、配置数据端和配置时钟端，所述配置寄存器单元具有一寄存器复位引脚；

15、所述配置寄存器单元包括依次连接的第一多路器和第二多路器、与驱动电压校正子电路连接的一致性配置子电路、与光敏元死时间调节子电路连接的死时间配置子电路以及与脉宽调控子电路连接的脉宽配置子电路，所述第一多路器和第二多路器的使能端与所述配置使能端均连接，所述第一多路器的输入端与配置数据端连接，所述第一多路器的第一输出端与第二多路器的输入端连接，所述第一多路器的第二输出端与一致性配置子电路连接，所述第二多路器的第一输出端与脉宽配置子电路连接，所述第二多路器的第二输出端与死时间配置子电路连接，所述一致性配置子电路、死时间配置子电路和脉宽配置子电路与配置始终端及寄存器复位引脚均连接。

16、为达到上述目的，本发明的另一技术方案提供一种光电探测器，包括如上所述的自由异步单光子雪崩焦平面读出电路。

17、本发明通过设置低阈值的淬灭子电路以及光敏元死时间调节子电路来降低后脉冲，以实现器件的超低后脉冲性能，进而提高器件的帧频；通过设置驱动电压校正子电路产生的阈值校正电压以及设置脉宽调控子电路产生的复位脉冲来对复位电压信号进行一致性调节和复位，进而解决由于扩散非一致性导致的光敏元之间光电性能差异和寄生参数过大导致的复位异常问题；以及通过设置输入时钟引脚、复位引脚、复位使能引脚等向光敏元像素模块接入输入时钟、复位信号以及使能信号，使得在使能信号在对应的时钟信号的驱动下置为逻辑真时触发光敏元两端的电压复位，使得复位后的光敏元的光子可以被响应，并通过控制读出通道来控制读出速率，进而实现数据量和功耗调节，解决器件小型化所面临的引脚接口数量和制冷散热导致体积重量无法减小的问题，从而能够更好地满足要求高速光响应、全视场捕跟和低功耗高帧频读出的应用场景。