专利名称:具有异步计时电路的电路测试的制作方法
本发明涉及异步控制电路的测试、具有异步计时电路以执行测试的测试预备电路、和产生针对这种电路的测试模式(test pattern)的方法。
可测试性是大型电子电路的基本特性。按照常规，通过扫描链技术使得同步定时电路可测试。同步电路包含周期性地捕获输出数据的寄存器，该输出数据以来自这些寄存器的输入数据为基础由组合逻辑电路产生。在测试期间扫描链技术耦接移位寄存器结构(“扫描链”)中被测试电路的寄存器。该扫描链使得利用测试信号控制组合逻辑电路的输入信号和捕获这些组合逻辑电路对该测试信号的响应成为可能。该捕获的响应被用来确定该电路是否包含缺陷。
扫描链技术到异步电路的应用呈现另外的问题。异步电路具有计时电路，该计时电路确定被连接到组合逻辑的各个寄存器(例如，触发器或锁存器)什么时候工作来捕获数据。该异步电路的计时电路通常包含在依赖于应用的结构中连接的许多逻辑电路，从而响应于动态条件单独地为被施加计时信号的不同寄存器适应计时信号的产生。在测试期间，这些自适应计时信号通常必须被来自中心时钟更加严格的计时信号所代替。当这实现时，可以以与在组合电路情况下相同的方式测试该寄存器之间的组合电路。
但是，在异步电路的情况下，该计时电路也应当被测试。这个电路不太容易进行扫描链测试，因为它没有数据电路的传统寄存器组合逻辑结构。使得该计时电路顺从于扫描链测试的一种方式是，通过为了测试目的将主从锁存器对插入到计时电路中，使得它看起来象数据电路，并且在扫描移位寄存器结构中连接这些锁存器对。在正常操作期间，使得该锁存器透明以便实现异步操作，但在测试期间该锁存器作为寄存器工作。实际上，这给了该计时电路与数据电路相同类型的寄存器/组合逻辑结构。这样，使得利用测试信号控制计时电路中的信号和观测计时电路中组合逻辑电路的响应是可能的。
尽管这项技术原则上提供了测试异步电路计时部分的解决方案，但应当特别注意该计时电路中的时间连续反馈回路。这种回路通常被用来实现异步状态机，该状态机被设计来假定一系列连续状态，通过预定的信号配置来确定状态转换。数字电路中的时间连续反馈回路具有这样的影响，即它引起输出信号对在前输入信号变化的相关性。这对于测试目的来说是不希望的，因为它阻止了在正确操作电路的测试输入信号和输出信号之间存在一对一的关系。在应用测试信号期间在前瞬时信号配置(假信号)可能影响输出信号。
按照常规，通过确保将来自扫描移位寄存器结构的主从锁存器对插入到计时电路的每个时间连续反馈回路中，防止在测试期间这种情况发生。当在测试期间将主从锁存器对进入非透明状态时，该时间连续反馈回路被断开，这确保输出信号将不依赖于在前瞬时信号配置。结果，确保了可预测的测试响应。
但是，计时电路中锁存器的增加使得该电路减慢。由异步计时电路中附加的锁存器引入的延迟完全是开销，因为这些锁存器在操作期间没有作用。这可以与电路数据部分中的寄存器相比较，其在测试期间和正常操作期间都被用到，因此它们不能构成开销。
WO02/101926记述了如何以较低的开销实现异步计时电路的测试。将动态扫描移位寄存器与反馈回路集成在一起，以使得该开销最小化。根据该文献，通过在每个反馈回路中使用至少两个三态输出电路，断开该时间连续反馈回路。在测试期间，每个反馈回路中的至少一个三态输出端被保持在高阻抗状态，以断开该反馈回路。将另外的三态耦接驱动器添加在特别用于测试的连续反馈回路节点之间，从而可以形成动态移位寄存器。在测试期间，使用该动态移位寄存器来将测试数据移入和移出通过该扫描移位寄存器。
这种结构提供了所有需要的测试装置(测试数据的移位传输，测试数据的应用，响应的捕获和防止假信号的历史影响该测试结果)。而且，由于必须要添加仅三态输出端来代替锁存器，因此在计时电路中时间延迟增加很少。但是，动态移位寄存器的使用降低了该电路的可靠性。传统的测试设备不能解决这个问题，因此必须设计专门的测试设备来使用这些寄存器。而且，在现代集成电路(IC)技术中动态电路操作不是非常可靠，特别是当使用慢的检测器时钟时。这就使得使用这种已知技术不太引人注意。
其中，本发明的目的是提供异步计时电路的测试，该测试使用静态扫描链兼容结构来控制和观察电路中的信号，该电路在异步计时电路中具有时间连续反馈回路，而不会在异步计时电路中引入额外的延迟，并且不会出现测试结果依赖于瞬时信号配置的危险。
其中，本发明的目的是提供异步计时电路的测试，该测试使用静态扫描链兼容结构，在该扫描链中具有最少的附加寄存器。
其中，本发明的目的是提供一种测试具有时间连续反馈回路的异步计时电路的方法，其中可以使用不能解决时间连续反馈回路的传统测试模式发生器。
根据本发明的测试预备电路在权利要求
1中提出。根据本发明，时间连续反馈回路首先被断开，然后在测试期间被临时恢复，以便捕获由该反馈回路所确定的数据。在该时间连续反馈恢复之前，使用多路复用电路来施加回路测试数据到该时间连续反馈回路的反馈输入端。在由测试数据所确定的该回路的回路外部输入信号稳定之后，该多路复用电路在测试期间恢复该时间连续反馈回路。这防止了不可预测的依赖于历史的输出信号。因为这使得以恢复的时间连续反馈回路执行测试是可能的，所以不需要在该反馈回路中包括锁存器，这意味着静态锁存器可以被用在该回路外的扫描移位寄存器结构中，以便提供和捕获测试数据，而不会影响该异步计时电路的延迟。优选地，在该反馈回路的信号通道中只提供单一附加多路复用电路的电路被提供，没有寄存器(诸如只用作测试目的的锁存器或触发器)被包括在整个回路的信号通道中。这使得正常操作期间的速度损失最小化。
在一个实施例中，该异步计时电路包含多个互连的时间连续反馈回路(在这里使用的“互连”包括从一个时间连续反馈回路到另一个的信号的时间连续耦接，和/或一个时间连续反馈回路的至少一部分在另一个时间连续反馈回路中的结合)。在这种情况下，在一个时间连续反馈回路恢复之后的信号发展可以影响另一个时间连续反馈回路的输入信号，引起不可预测的输出信号。为了防止这种情况，根据本发明，测试控制电路每次只在反馈回路的预定组合中恢复时间连续反馈回路，保持该组合之外的反馈回路是断开状态。可以使用几个不同的反馈回路组合，每个组合中的反馈回路分别地被恢复。选择一个组合中的反馈回路，以使得没有来自该组合中任何反馈回路的信号影响该组合中任何其它反馈回路的输入信号，这时候该组合之外的反馈回路仍保持断开状态。针对此所需要的组合的最小数是两个组合，它们一起包括该异步计时电路的所有反馈回路。最坏的情况将需要针对每个反馈回路的单独组合，但已经发现通常五到七个不同组合就足以包括所有的反馈回路。
优选地，当该时间连续反馈回路被恢复时，来自该反馈回路的测试结果被直接捕获到测试扫描移位寄存器结构中的锁存器中。这最小化了复杂性。可替换地，当然可以使用该测试扫描移位寄存器结构之外的锁存器，该结果随后被传送到该移位寄存器中。在两种情况下，可以将该锁存器定位在该时间连续反馈回路的反馈通道之外，最小化了额外的延迟。优选地，该捕获锁存器具有直接耦接到多路复用结构输出端的输入端(即，耦接到一个输出端，在该输出端处输出信号以一对一的方式依赖于处于该多路复用电路的被选输入端处的信号)。这样，该测试数据产生锁存器和该捕获锁存器可以被容易地组合到作为移位寄存器结构的一部分的寄存器中，来执行移位测试数据的功能。
在一个实施例中，该捕获锁存器是数据寄存器的一部分，该数据寄存器被用来在正常操作期间提供和/或接收被锁存的数据(与计时信号相反)。这样，为了测试目的需要最小值的附加锁存器。优选地，在这个数据寄存器之前添加多路复用器，用来在从被恢复的时间连续反馈回路中捕获测试结果的测试模式和从该电路中捕获数据的另一个或另一些模式之间切换。这保持了最大的可测试性。
因为根据本发明的电路测试时间连续反馈回路，所以当使用传统的测试模式产生软件时，问题可能产生。这种软件被设计来选择图，从而在该电路所有节点处的缺陷将暴露，对此必须分析被测试电路的电路设计，通常假定不存在反馈回路。然而，如果提供改进的电路设计，可以使用这种软件，该改进的电路设计不对应于被测试电路的实际电路设计，在该改进设计的意义上，来源于移位寄存器结构的多路复用结构的输入端被耦接到该反馈回路的输入端，该反馈回路的输入端被耦接到实际设计中多路复用结构的输出端。当然，这种改进设计在正常操作期间将不能正常发挥作用，但在测试期间它将产生与实际电路相同的输出信号。这就意味着针对这种改进电路产生的测试模式可以被用来测试实际电路。
将使用非限制的实例并通过参照附图更加详细地描述本发明的这些和其它的目的和有利方面。
图1说明了电路构造；图1a说明了寄存器单元；图2示出了异步计时电路的典型组件；图3示出了异步计时电路的测试预备组件；图3a，b示出了可替换的测试预备组件；图4示出了异步计时电路的测试预备组件；图5示出了异步计时电路的测试预备组件；图6示出了测试预备异步计时电路的一部分；图7示出了测试电路中信号脉冲的实例；图8示出了用于产生不同测试启动信号的电路；图9示出了测试环境。
图1说明了典型的数字电路构造。该电路包含组合逻辑电路10、寄存器12、计时电路14和测试控制电路16。计时电路14具有输入接口14a、输出接口14b和耦接到该寄存器12的输出端。该组合逻辑电路10的输入端和输出端被耦接到该寄存器12。一些寄存器12还具有耦接到外部端子的输入端或输出端。而且，将寄存器12彼此串联连接，并和扫描移位寄存器结构中的计时电路14的一部分串联。测试控制电路16具有耦接到寄存器12和计时电路14的控制输出端(耦接没有明确地示出)。
在操作中组合逻辑电路10使用数字输入信号来形成数字输出信号。将该输入信号从寄存器12的输出端提供到组合逻辑电路10，并且来自组合逻辑电路10的输出信号在寄存器12的输入端处被接收。在由计时电路14控制的时间点上，将该输出信号复制到寄存器12中，之后将该输出信号作为新的输入信号提供给组合逻辑电路10。
尽管组合逻辑电路10被显示为单个方框，但应当理解这个方框可以代表许多这种分离的逻辑电路的集合。类似地，尽管以行的形式显示寄存器12，但应当理解在正常操作中各个寄存器起到连续逻辑电路之间寄存器的作用。仅为了说明的目的选择用一个框的组合电路和一行寄存器的图形显示，而不代表操作功能。
图1的电路被设计来支持测试模式。在该测试模式中，测试控制电路16发送控制信号到起移位寄存器作用的寄存器12，因此可以将测试输入和输出数据通过该链移入和移出该电路。而且，当该测试输入数据处于该链中选择的位置时，测试控制电路16可以控制寄存器12来捕获组合逻辑电路10响应来自组合逻辑电路10的测试输入数据产生的输出信号。
图1a示出了用于图1电路中的寄存器12的传统实施例。该寄存器包含多路复用器120、第一和第二锁存器122、124。对于来自组合逻辑电路10(未示出)的信号的寄存器的输入端被耦接到多路复用器120的第一输入端，该多路复用器120具有耦接到第一锁存器122的数据输入端的输出端。第一锁存器122具有耦接到第二锁存器124的输出端，第二锁存器124又具有耦接到组合逻辑电路10(未示出)的输出端。将多路复用器120的第二输入端耦接到该扫描移位结构中在前寄存器12(未示出)的输出端。在正常操作期间，测试控制电路16控制多路复用器120传送来自组合逻辑电路10(未示出)的信号。将处于锁存器122、124的计时输入端的计时信号用来捕获来自组合逻辑电路10的一部分的数据，和用来传递捕获的数据到该组合逻辑电路10的其它部分。
在该测试模式中，测试控制电路16首先控制多路复用器120传递来自它的第二个输入端，即来自该扫描移位寄存器结构中在前寄存器的输出端的数据。这允许测试数据被移入。当该测试数据已经到达它应当被组合逻辑电路10使用的位置时，测试控制电路16设置多路复用器120传递来自组合逻辑电路10的数据。这就使得第一锁存器122能够捕获对来自组合逻辑电路10的测试输入数据的响应。通过对来自该寄存器12任意之一的测试数据施加逻辑操作，组合逻辑电路10形成这个响应。该电路被说成是组合的，因为它的输出信号一旦稳定下来就不依赖于在前的瞬时信号配置。在捕获该响应之后，测试控制电路16控制多路复用器120传递来自它的第二输入端的数据，因此该测试结果可以被移出。
图1电路是异步电路，其意味着计时电路14具有适应时间点之间的时间差的能力，在该时间点上计时电路14使得不同的寄存器12从组合逻辑电路10中捕获输出信号，例如依赖于从输入接口14a或输出接口14b接收的计时信号和/或依赖于内在延迟。
异步计时电路14不同于同步计时电路。在同步计时电路中，寄存器捕获数据的时间点由中心时钟确定，该中心时钟具有确保连续捕获操作之间的足够延迟的时钟频率。在异步电路中，时间点被选择作为对来自不同源的计时信号逻辑运算的结果，和被存储在该计时电路中的瞬时状态信息。用于该目的的许多不同形式的异步计时电路本身是已知的。在测试期间，使用测试时钟典型地执行时间点的选择。对于该目的，在寄存器12的计时控制输入端通常添加多路复用器(未示出)，从而由测试时钟信号替代异步计时信号。这解决了组合逻辑电路10的测试。但是，计时电路14中的内部组件也应当优选地被测试。
图2示出了异步计时电路14的组件20的典型结构。该组件包含以前馈方式使用的第一组合逻辑电路21，和第二组合逻辑电路22，该第二组合逻辑电路22的输出端24具有到其输入端之一的反馈连接26。第一组合电路21的输入端通常来源于具有与组件20结构相似的结构的组件输出端(未示出)。在这个实例中，第一组合逻辑电路21具有两个输入端和两个输出端，第二组合电路22具有三个输入端a、b、c(其中之一用作反馈输入端)和一个输出端，不过当然在其它实例中其它数目的输入端和输出端可以出现。
第二组合电路22和它的反馈26的组合被称为C元件。设计第二组合逻辑电路22的逻辑功能，以使得该反馈可以被用来将C元件锁定在依赖于在前输入信号值的状态。可以将第二组合逻辑电路22的输入信号(a，b)值区分成不同的种类设置信号值、复位信号值和保持信号值。当输入信号(a，b)假定设置值时，这导致输出端24处的信号假定第一值。当该输入信号(a，b)假定复位值时，这导致输出端24处的信号假定第二值。当该输入信号(a，b)假定保持值时，这导致该输出端24处的信号保持它的在前值，无论该值是什么。
在简单实例中，第二组合电路22可以包含由第一和第二与非门(未示出)组成的锁存器，该第一与非门具有耦接到第二组合电路22的c输入端的第一输入端，和耦接到该第二与非门的第一输入端的输出端，该第二与非门具有耦接到第二组合电路22的输出端24的输出端。在这种情况下，第二组合电路22的输入端a、b可以分别被耦接到这些与非门的第二输入端。但是，实际上，第二组合电路22通常会包含它输入端的更多复杂逻辑功能。
图3示出了图2组件20的修改方案，其已被修改来支持测试。将多路复用器30添加在第二组合逻辑电路22的输出端。除了组件20之外，还示出了形成扫描移位寄存器结构的一部分的第一和第二寄存器31、32。多路复用器30具有耦接到第二组合逻辑电路22的输出端的第一输入端、耦接到第一寄存器31的输出端的第二输入端、耦接到输出端24和反馈26的输出端、和耦接到测试控制电路16(未示出)的控制输入端TE。
在操作中，在正常的操作模式(当该电路没有被测试时)中，测试控制电路16(未示出)控制多路复用器30，将来自其第一输入端的信号传递到其输出端。结果，组件20以与图2电路相同的方式运行，由于该添加的多路复用器30而具有稍微增加的延迟。
在该测试模式中，首先通过该扫描移位寄存器结构将测试输入数据移入。在这个移位阶段期间，测试控制电路16(未示出)在多路复用器30的控制输入端处设置控制信号TE，以使得多路复用器30将来自第一寄存器31的信号传递到多路复用器30的输出端。这样，只有多路复用器30被功能性地插入扫描移位寄存器结构中。
随后，测试组件20。最初测试控制电路16(未示出)将控制信号TE保持在一个值，以使得多路复用器30将来自第一寄存器31的信号传递到多路复用器30的输出端。就是说，反馈回路最初被保持在断开状态。将测试输入信号施加到组件20，通过计时电路的其它组件(未示出)施加到第一组合电路21的输入端。因为多路复用器30在这个阶段保持反馈回路处于断开状态，所以第二组合逻辑电路22的输出信号不依赖于在其输入端处的瞬时在前信号配置。
接下来，一旦第二组合逻辑电路22的输入信号稳定下来，测试控制电路16就改变控制信号TE，以使得多路复用器30传递来自其第一输入端，即来自第二组合电路22的输出端的信号。这样，恢复反馈回路。如果信号a、b具有设置或复位值，那么在第二组合电路22输出端处的信号将分别保持该设置或复位值，并且多路复用器30的输出信号将假定这个值。如果信号a、b不具有设置或复位值，那么在第二组合电路22输出端处的信号将保持它的在前值，即由在多路复用器30第二输入端处的信号先前限定的值。因此，多路复用器30的输出信号将仍然保持它的在前值。在这个阶段期间，其中在该测试步骤中恢复反馈回路，在第二寄存器32处的时钟电平变化导致多路复用器30的输出信号在第二寄存器32中被捕获。
随后，测试控制电路16设置多路复用器30的控制信号TE，以使得多路复用器30将来自其第二输入端的信号传递到其输出端。这恢复了该扫描移位寄存器结构为其移位寄存器功能。现在该测试输出数据被移位通过该扫描移位寄存器结构。
尽管切换多路复用器30来传递来自其第一输入端的信号临时创建了反馈回路，但这个回路不会对不可预测的瞬时信号配置(假定该电路运行正常)产生任何依赖。这是因为多路复用器30继续提供来自第一寄存器31的信号，保持该反馈回路断开，直到第二组合逻辑电路的另一个输入已经稳定。该引起的第二组合逻辑电路22的输出信号可以是在前保持的从第一寄存器31施加的输入信号的函数，或它的其它输入信号的函数，可以在第二寄存器32中被捕获，而没有计时风险。
应当注意与使用图1a电路的区别。首先，当然，图3的电路涉及计时电路14的一部分，然而图1a的电路是用于捕获来自组合逻辑电路10的测试输出数据，该组合逻辑电路被用于数据。而且，仅将图1a电路施加给前馈电路，这些电路不包含传统扫描测试实践中的反馈通道。相反地，在图3中被测试组件包含反馈回路，该反馈回路导致状态信息的保持。然而，在C元件的特定情况下，这不会引起任何问题，因为该反馈处于断开状态，直到除了它的反馈信号之外它的所有输入信号已经稳定。
在计时电路14的某些实施例中，一些反馈回路可能具有负的回路增益，这当在这些回路周围存在非偶数的反相时发生。通常，这种反馈回路与其它反馈回路交织，以确保这些回路在正常使用期间稳定。然而，如果在测试期间这种具有负回路增益的反馈回路将主动恢复，同时该稳定回路仍保持断开状态，那么这可以阻止该恢复的反馈回路稳定到确定状态。在这种计时电路中，优选地提供另外的测试电路专门用于具有负回路增益的回路，从而使得在没有恢复这些回路的情况下测试这些反馈回路成为可能。
图3a示出了如何针对此目的修改具有负回路增益的所选组件。在回路中增加附加的多路复用器34，该附加多路复用器34具有耦接到原始多路复用器30的输出端的第一输入端和耦接到输出端24和反馈连接26的输出端。附加寄存器36(通常由一对锁存器组成，该锁存器可选择地做成透明的)具有耦接到原始多路复用器30的输出端的输入端和耦接到该附加多路复用器34的第二输入端的输出端。附加多路复用器34的控制输入端TE2从测试控制电路(未示出)中接收又一个测试控制信号TE2。
在正常操作中，多路复用器30、34、控制电路16(未示出)控制该多路复用器的控制信号TE、TE2，以使得该反馈回路继续闭合。在测试移位操作期间，多路复用器30、34、控制电路16(未示出)控制该多路复用器的控制信号TE、TE2，以使得寄存器31、32、36作为扫描移位寄存器结构的一部分执行(可选择地，当不需要回路的测试时，可以通过多路复用器30、34的适当切换将寄存器36从处于移位模式的移位寄存器中移走；这降低了移位所需的时间)。
使用两种测试操作模式。在第一种测试模式中，测试控制电路16(未示出)控制多路复用器的控制信号TE、TE2，以使得原始多路复用器30将第二组合电路22的输出端耦接到原始多路复用器30的输出端，并且附加多路复用器34将附加寄存器36的输出端耦接到附加多路复用器34的输出端。这样，该回路保持断开状态，将来自附加寄存器36的测试输入数据提供给第二组合逻辑电路22，并且结果在附加寄存器36中被捕获(附加寄存器36的输出还在寄存器32中被捕获)。在第二种测试模式中，控制电路16(未示出)控制多路复用器的控制信号TE、TE2，以使得原始多路复用器30将寄存器31的输出端耦接到原始多路复用器30的输出端，并且附加多路复用器34将原始多路复用器30的输出端耦接到附加多路复用器34的输出端。这样，该回路还是保持断开状态，现在将来自寄存器31的测试输入数据提供给输出端24，其中其被第二组合逻辑电路22捕获，并且结果在附加寄存器32中被捕获(并且寄存器31的输出还在附加寄存器36中被捕获)。
应当注意，这个测试方法在回路中需要两个多路复用器30、34，这降低了正常操作的速度。如在图3b中所示，通过将第二组合电路22的输出端直接耦接到附加多路复用器34的第二输入端，多路复用器之一可以从该回路中移走。这使得在不闭合回路的情况下执行测试、从附加寄存器36中提供测试数据和在附加寄存器36中捕获测试结果成为可能。但是，在这种情况下，不可能测试在第二组合电路22和附加多路复用器36之间的部分回路。因此，可以看到，为了支持完整可测试性，必须插入比在具有正反馈(参考图3)的反馈回路情况下更多的多路复用器，在具有正反馈的反馈回路情况下该反馈回路可以作为测试的一部分被恢复。
将会意识到，在这个实施例中不需要多路复用器30、34是串联的它们可以被包含在沿着该回路的任何地方，因此在正常操作中逻辑电路在多路复用器之间是可操作的。而且，应当意识到在这种情况下两个多路复用器的使用并不总是必需的。如果具有负回路增益的回路可以以另一种方式稳定，例如通过恢复其它的相关回路，那么这可以被用来测试这样一种回路。
第一和第二寄存器31、32可以是被包括在扫描移位寄存器结构中的寄存器，不用于其它目的只是提供测试输入数据到组件20和从组件20中捕获响应数据。但是，在又一个实施例中，可以从寄存器12中使用一个或多个寄存器，该寄存器12还被用于捕获来自组合电路10的数据。
图4示出了一种电路的实施例，该电路使用寄存器12从组合电路10(在图4中未示出)和从组件20中捕获测试结果。为了使这成为可能，已经添加了另一多路复用器40。该另一多路复用器具有耦接到多路复用器30输出端的第一输入端和耦接到组合逻辑电路10输出端的第二输入端，其通常耦接到寄存器12的输入端。将另一多路复用器40的输出端耦接到寄存器12的输入端。将另一多路复用器40的控制输入端TC耦接到测试控制电路16(未示出)。在操作中，在测试模式中，测试控制电路16具有应用控制电路的选择，这导致测试响应数据从组件20而不是从组合逻辑电路中被捕获。在正常模式中寄存器12在计时电路14中没有作用，在这个模式中它作为数据寄存器运行，协同组合逻辑电路10工作。
尽管本发明已经依靠特定电路实施例得到描述，但应该意识到本发明不限于这些实施例。例如，已经显示了组合逻辑电路10和计时电路14之间的严格分离。这个分离例如应用于管线式电路，其中逐步逻辑地处理数据，并且在步骤之间存储该数据，至少当在下一步中处理前趋数据(predecessor data)时。但是，本发明不限于这样一种严格的分离。在其它实例中，计时电路可以从组合电路中接收输入信号，例如以引入数据值相关的延迟，或以产生响应于数据信号到达的计时信号。而且，计时电路可以使用交互信号交换，诸如握手，其中计时电路14发送或接收请求或确认信号。
而且，尽管为了简化，已经显示了单个移位寄存器结构，但应当意识到当然可以使用包含更多移位寄存器或具有分支或会聚移位通道的移位寄存器的更复杂结构。而且，在已经记述了使用多路复用器的场合，应当理解这些多路复用器可以以具有多路复用功能的任何电路实现。这包括具有输入输出关系的逻辑电路(该逻辑电路根据控制数据输入端的控制信号值从一个数据输入端或另一个输入端复制数据)、在输出端和相应输入端之间具有控制信号受控开关的电路、或者具有耦接到多路复用器输出端的输出端和耦接到相应输入端的输入端的三态驱动器，该控制信号确定哪个驱动器将不处于高阻抗输出状态。
在每种情况下，多路复用器功能可以与在该多路复用器之前的组合逻辑电路集成在一起，例如，通过在在前组合逻辑电路的末级中使用三态级，或通过将组合逻辑电路的输入输出关系与对应于多路复用的输入输出关系集成在一起。
而且，尽管已经显示了一个实施例，其中将多路复用器耦接在一方面第二组合逻辑电路22输出端与另一方面的组件20输出端和反馈连接之间，但是应当意识到可以将多路复用器定位在该反馈回路的其它地方。图5示出了一个实例，其中将多路复用器30定位在反馈连接中，但在第二组合逻辑电路22输出端和组件20输出端之间的连接之外。为了说明的目的，已经在扫描移位寄存器结构中添加了附加多路复用器50，以确保可以以移位的模式将测试数据从第一寄存器31移位到第二寄存器32中，或可以在测试期间捕获测试结果数据。如果将第二寄存器32的输入端耦接到多路复用器30的输出端或承载一对一依赖于该输出的信号的信号线，那么可以省略附加多路复用器50。这是否有可能取决于该组件的输出信号是否足够可见。
可选择地，可以将多路复用器定位在第二组合逻辑电路22内部，假定它断开该反馈回路。在所有情况下，这使得支持下列操作成为可能(a)正常操作，其中该反馈回路连续操作，(b)移位操作，其中该反馈回路处于断开状态，并且测试数据可以被移位通过扫描测试寄存器结构，(c)将测试数据馈送到该回路，直到其它输入已经稳定，(d)该反馈回路的随后重建以及(e)捕获测试结果数据，同时该反馈回路在测试期间被临时恢复。
当将输出端24耦接到另一个组件20的反馈回路输入端时，问题可能产生。这是因为一旦该反馈回路被重建，输出端24处的信号可能改变。如果同时重建其它组件中的反馈回路，那么可能具有其反馈回路重建之后其它组件的输入信号变化的影响，具有瞬时信号影响输出的风险。
一种解决方案将是添加附加电路(例如，另一未显示的多路复用器)，以禁止在测试期间输出端24处的信号发展影响下游的更多反馈回路(未显示)。然而，这样一种附加电路可能降低电路操作。因此避免这种附加电路是有优势的。
图6示出了异步计时电路的一部分，其包含多个组件20，每个组件包含多路复用器(未显示)、测试控制电路16和一部分扫描链结构31、32。如图所示，每个组件20被耦接到扫描移位寄存器结构，来接收测试输入数据和输出测试输出数据。测试控制电路16具有不同测试启动输出端TE1、TE2和TE3，其耦接到相应组件。可以将每个测试启动输出端TE1、TE2和TE3耦接到多个不同的组件20(未显示)。应当意识到，可以将附加寄存器(未显示)包括在扫描移位寄存器结构中，以及到组件20和从组件20到其它组件(未显示)的进一步连接可以存在。
图7示出了在测试启动输出端TE1、TE2和TE3上的信号脉冲和时钟线CLK I和CLK II的实例。如图所示，时钟线CLK I和CLK II不具有重叠脉冲。在脉冲期间寄存器31、32分别是透明的，并且在脉冲外寄存器31、32保持数据。每个测试启动信号TE1、TE2和TE3包含负脉冲，该负脉冲重建反馈回路，并以相对于CLK I脉冲开始的延迟开始。该延迟被配置为具有足够大小，以确保反馈回路的非反馈输入在多路复用器30重建反馈回路之前已经稳定，该非反馈输入在CLK I中的脉冲上变化。当来自反馈回路的数据已被捕获时，TE1、TE2和TE3中的负脉冲至少延续到第二时钟CLK II中的脉冲结束。
为了防止不可预测的测试结果，使用不同的测试启动信号TE1、TE2和TE3，其包含在互不相同的时钟周期内重建反馈回路的脉冲(可能，但不是必需的，在相邻的时钟周期内)。特别地，仅当用于具有反馈回路的其它组件20的测试启动信号TE1、TE2和TE3不包含脉冲时(其中该反馈回路馈送输入信号到特定组件20)，用于具有反馈回路的特定组件20的测试启动信号TE1、TE2和TE3包含脉冲。
这样，可预测的测试结果可以被意识到，而不需要在计时电路中包括附加电路。针对此所需要的不同测试启动信号TE1、TE2和TE3的数量依赖于计时电路的结构。当然，在任何情况下，它足以使用与存在的组件20一样多的许多不同计时电路。但是，通常它足以使用更少的不同测试启动信号TE1、TE2和TE3，诸如五个或七个不同的测试启动信号TE1、TE2和TE3。所有所需要的是，仅当用于具有反馈回路的其它组件20的测试启动信号TE1、TE2和TE3不包含脉冲时(其中该反馈回路馈送输入信号到特定组件20)，具有反馈回路的每个特定组件20具有包含脉冲的测试启动信号。相同的测试启动信号TE1、TE2和TE3可以被提供给多个组件，该多个组件不提供输入信号给相同数量的其它组件。
图8示出了产生不同测试启动信号的电路。该电路包含选择发生电路84、解码器80和行元件82。用于一个解码器80和行元件82的电路结构被更加详细地显示。在正常(异步)操作期间，该电路的两个输入端TE、TM为逻辑零，因此所有的选择输出端TE1-5是零，允许组件20与反馈回路异步地操作。在测试期间，输入端TE、TM首先被定为逻辑高以启动移位。现在所有的TE1-5是逻辑高。接下来，在采样期间，TE被确定为逻辑低，而选择发生电路84施加选择信号，该选择信号对应当产生输出脉冲的测试启动信号进行编码。结果，以树结构耦接的解码器80将减弱选择输出端上的测试启动信号，从而重建反馈回路。随后，TE再次被定为逻辑高，并且在重建另一个反馈回路之前，改变对该测试启动信号进行编码的信号。当测试组合逻辑电路10时，没有一个测试启动信号被定为逻辑低。例如可以通过一部分扫描移位寄存器结构将选择代码提供给选择发生电路84。
图9示出了包含测试模式计算电路90、测试模式应用电路92和被测试设备94的测试环境。被测试设备94包含在前面图中显示的电路。测试模式计算电路90计算一组测试模式，用于检测该被测试设备94的所有预见的可能故障，并传送该计算出的测试模式到测试模式应用电路92。测试模式应用电路92发送信号到被测试设备94，以切换到适当的测试模式，并提供这些测试模式给被测试设备94，该被测试设备94被依次连接(和/或平行地)到测试模式应用电路92。
测试模式计算电路90例如是适当编程的计算机。该程序使用被测试设备94中电路的描述，来产生用于检测所有预见故障的测试模式。用于此目的的程序可以是非常复杂，但该程序对于测试不包含反馈回路的组合逻辑电路在本领域中本身是已知的。
优选地，确保还可以产生用于具有图中所示类型反馈回路的电路的测试模式。在一个实施例中，这是通过提供虚拟电路的描述到测试模式计算电路90来实现。该虚拟电路可以例如依靠预处理程序获得，该预处理程序在测试模式的计算之前修改被测试的电路描述。该虚拟电路等于被测试设备94的电路，除了根据该虚拟电路，反馈连接26是从第一寄存器31的输出端而不是从多路复用器30的输出端耦接到第二组合逻辑电路22的输入端。即，在该虚拟电路中不存在处于多路复用器30任何状态中的反馈。
这使得使用用于产生组合逻辑电路的测试模式的程序来产生测试模式是可能的，该组合逻辑电路不包含反馈回路。如果被测试设备操作正确，那么它将具有与对处于测试模式的虚拟电路所预计的输出信号相同的输出信号。因此该测试分析可以进行，就好像该虚拟电路被测试。对于此可以使用传统的测试设备。
权利要求
1.一种具有异步控制计时的测试预备电路，该电路包含-测试控制电路(16)；-包含寄存器(31)的测试扫描移位寄存器结构(12)；-异步计时电路(14)，包含时间连续反馈回路(22，26)和多路复用电路(30)，该反馈回路包含具有用于反馈信号和另一信号的输入端的组合逻辑电路(22)，在测试控制电路(16)的控制下该多路复用电路(30)在可操作模式和断开模式之间是可切换的，其中在可操作模式中该多路复用电路(30)沿着该反馈回路(22，26)传递时间连续信号，其中在断开模式中该多路复用电路(30)断开时间连续反馈回路(22，26)，通过来自该移位寄存器结构中的寄存器(31)的测试信号替换该反馈信号，配置该测试控制电路(16)来控制将由该移位寄存器结构(12)的内容所确定的另一信号施加到用于处于测试模式的组合逻辑电路(22)的另一信号的输入端，最初保持该多路复用电路(30)在断开模式，直到所述另一信号已经稳定，随后切换该多路复用电路(30)到可操作模式以在测试模式期间恢复该时间连续反馈回路(22，26)，当该时间连续反馈回路(20，26)被恢复时捕获测试结果。
2.根据权利要求
1的测试预备电路，其中该反馈回路具有正的回路增益。
3.根据权利要求
1的测试预备电路，其中该异步计时电路包含多个互连的时间连续反馈回路(20)，每个包含多路复用电路(30)，在该测试控制电路的控制下，该多路复用电路(30)在可操作模式和断开模式之间是可切换的，其中在断开模式中该多路复用电路(30)断开该时间连续反馈回路(20)，在该时间连续反馈回路中包含该多路复用电路(30)，用来自该移位寄存器结构中各个寄存器(31)的各个测试信号替换该反馈信号，配置该测试控制电路(16)来控制多路复用电路(30)在该测试模式期间被切换到可操作模式，基本上只同时用于所选择的反馈回路(20)或反馈回路(20)的组合，组成一个组合，以使得当只有至少一个组合的时间连续反馈回路被恢复时，没有来自该至少一个组合的恢复反馈回路影响来自至少一个组合的任何其它时间连续反馈回路的另一信号。
4.根据权利要求
3的测试预备电路，其中该测试控制电路(16)具有多个测试启动输出端(TE1、TE2、TE3)，用于施加各个测试启动信号到各个反馈回路(20)或时间连续反馈回路(20)组合的多路复用电路(30)。
5.根据权利要求
1的测试预备电路，其中该测试扫描移位寄存器结构包含具有耦接到该反馈回路(22、26)的输入端的另一寄存器(32)，当该多路复用电路(30)处于可操作模式时，该测试控制电路(16)被配置来引起所述另一寄存器(32)捕获由处于测试模式的反馈所确定的测试结果。
6.根据权利要求
5的测试预备电路，其中该另一寄存器(32)的输入端接收该多路复用电路(30)的输出信号。
7.根据权利要求
5的测试预备电路，包含含有组合逻辑数据电路(10)的逻辑数据处理电路和被耦接到该组合逻辑电路以在正常操作期间提供和接收数据的数据寄存器(12)，该数据寄存器(12)形成该测试扫描移位寄存器结构的一部分，该另一寄存器(32)是该数据寄存器(12)之一的一部分，该移位寄存器结构包含多路复用器(40)，该多路复用器(40)具有分别耦接到该时间连续反馈回路(22、26)和该组合逻辑数据电路(10)的输入端和耦接到该另一寄存器(32)输入端的输出端。
8.根据权利要求
1的测试预备电路，其中该异步计时电路(14)包含另一时间连续反馈回路，该另一反馈回路具有负回路增益，该另一反馈回路包含第一和第二另一多路复用电路(30、34)，在该测试控制电路(16)的控制下它们在可操作模式和测试模式之间是可切换的，其中在可操作模式中该另一多路复用电路沿着该另一反馈回路传递时间连续信号，该测试控制电路(16)被配置来提供可替换的测试子模式，其中该第一和第二另一多路复用电路(30、34)分别保持该另一反馈回路断开。
9.一种测试包含异步计时电路(14)的测试预备电路的方法，其中该异步计时电路(14)包含具有组合逻辑电路(22)的时间连续反馈回路(22、26)，该组合逻辑电路(22)具有用于反馈信号和另一信号的输入端，该测试预备电路包含测试扫描移位寄存器结构(12)，该方法包含-切换该测试预备电路到测试模式；-在该测试模式中通过该移位寄存器结构(12)移位测试数据；-控制依赖于来自该移位寄存器结构(12)的测试数据的另一信号；-在该测试模式中断开该时间连续反馈回路(22、26)，用来自移位寄存器结构(12)中的寄存器(31)的测试数据替代反馈信号；-在该另一信号已经稳定之后，在该测试模式中恢复该时间连续反馈回路；-在该反馈回路被恢复时，捕获由该反馈回路所确定的测试结果，用于传输通过该移位寄存器结构(12)。
10.根据权利要求
9的测试方法，其中该异步计时电路(14)包含多个互连的时间连续反馈回路(20)，该方法包含-在该测试模式中断开多个时间连续反馈回路，用来自该移位寄存器结构(12)中的各个寄存器(31)的测试数据替代在多个时间连续反馈回路(20)中的反馈信号；-有选择地对于来自多个时间连续反馈回路(20)的一组，在该测试模式中恢复该时间连续反馈回路(20)，当该组之外的时间连续反馈回路保持断开时，该组被选择以使得没有来自该组的时间连续反馈回路影响该组任何其它时间连续反馈回路的另一信号。
11.根据权利要求
9的测试方法，其中该反馈回路具有正回路增益。
12.根据权利要求
9的测试方法，该方法包含，当该时间连续反馈回路被恢复时，捕获另一寄存器(32)中的测试结果，该另一寄存器形成该移位寄存器结构的一部分。
13.根据权利要求
9的测试方法，其中该测试预备电路包含含有组合逻辑数据电路(10)的逻辑数据处理电路和耦接到该组合逻辑电路(10)以在正常操作期间提供和接收数据的数据寄存器(12)，该数据寄存器(12)形成该测试扫描移位寄存器结构的一部分，该方法包含-当该时间连续反馈回路被恢复时，捕获该数据寄存器(12)之一中的测试结果。
14.一种产生用于包含异步计时电路(14)的测试预备电路的测试模式的方法，其中异步计时电路包含具有组合逻辑电路(22)的时间连续反馈回路(22、26)，该组合逻辑电路(22)具有用于反馈信号的反馈输入端和用于至少一个另一信号的另一输入端，该时间连续反馈回路(22、26)包含具有用于接收来自寄存器(31)的测试信号的输入端的多路复用电路(30)，在测试期间最初配置该测试预备电路来断开具有该多路复用电路(30)的该时间连续反馈回路(22、26)，从而将来自该寄存器的测试信号施加到该反馈输入端，随后在测试期间临时恢复该时间连续反馈回路，从而当该时间连续反馈回路(22、26)被恢复时捕获测试结果，该方法包含-执行测试模式发生器计算机程序，该程序被设计以在不具有时间连续反馈回路(22、26)的情况下产生电路测试模式；-将该测试预备电路的设计说明的修改版提交给执行测试模式发生器计算机程序的计算机，其中在该修改版中该反馈输入端被耦接到该多路复用电路(30)的输入端，该多路复用电路(30)被耦接到寄存器(31)，而与该多路复用电路(30)的状态无关。
15.根据权利要求
14的方法，该方法包含将产生的测试模式施加到该测试预备电路。
专利摘要
需要特定的测试措施来测试异步计时电路。该异步计时电路(14)包含具有组合逻辑电路(22)的时间连续反馈回路(22、26)，该组合逻辑电路具有用于反馈信号和另一信号的输入端，该反馈回路具有正回路增益。将包含该计时电路的测试预备电路切换到测试模式。在测试模式中测试数据被移位通过移位寄存器结构(12)。依赖于来自移位寄存器结构(12)的测试数据控制该反馈回路的另一输入信号。在该测试模式中最初断开该时间连续反馈回路(22、26)，用来自该移位寄存器结构(12)中寄存器(31)的测试数据替代反馈信号。随后，在另一信号已经稳定后，该时间连续反馈回路在该测试模式中被恢复。当该反馈回路被恢复时，已经由该反馈回路所确定的测试结果被捕获，用于传输通过该移位寄存器结构(12)。这样不需要为了测试目的在该反馈回路中添加寄存器。结果，该异步计时电路的可测试性仅施加了最小的延迟。
文档编号G01R31/28GK1993626SQ200580026340
公开日2007年7月4日 申请日期2005年7月21日
发明者A·M·G·彼得斯, F·J·特比斯特 申请人:皇家飞利浦电子股份有限公司导出引文BiBTeX, EndNote, RefMan