专利名称：带谐波抑制装置的电能表的制作方法
技术领域：
本实用新型涉及一种电力测量装置，特别是一种能有效抑制谐波准确计量电量的电能表。
在电力系统中，由于谐波源负荷的猛增和大量非线性负荷的采用，产生了大量的高次谐波，这种谐波将严重影响电能计量的精度，使电费收取不合理。为了解决上述难题，湖北省电力试验研究所采用分离的阻容器件组成的8阶有源滤波器技术研制了一种工频基波电子电能表，并于1993年3月19日申请了中国专利，专利号为93206362.4，这种电能表虽能对谐波有一定的抑制作用，但体积大，功耗大，稳定性能差。还有一种由四川电力科学试验研究所采用常规滤波器件构成的单相电能表，即非线性负荷电能表，于1994年3月22日申请了国家专利，专利号为94227332.X，这种技术虽然也是对采样信号处理电路的一种改进，但不能对三相不对称系统进行谐波分析和功率测量，且效果不明显。
本实用新型是提供一种带谐波抑制装置的电能表，能有效地消除谐波对电量测量的影响，大大提高电量计量的精度，且结构简单，功耗小，体积小，性能稳定，成本低。
本实用新型的目的是通过下述途径来实现的这种带谐波抑制装置的电能表是建立在当前成熟先进的全电子式电能表技术之上，即在现有全电子式电能表的表计输入回路与ADC(模数)变换器之间加装一谐波抑制装置。这种谐波抑制装置又包括电源单元，锁相倍频单元，电流、电压采样和信号滤波及信号放大输出单元。这种加装有带谐波抑制装置的电能表能衰减二次以上输入的谐波分量，从而构成一种可计量非线性负荷所耗电能的新型全电子式电能表，能有效克服非线性负荷所产生的高次谐波对电能计量的影响，将注入到计量回路的基波功率进行准确计量。
上述谐波抑制装置的电源单元包括两个电源变压器，通过这两个电源变压器将来自电网互感器二次电压交流100伏变换为交流16伏，这两个电源变压器的输出端分别联接一全波整流桥的一端，将交流电压整成直流电压，全波整流桥的另两端作为输出端各连接一个三端稳压器；在这两个三端稳压器中，其中一个稳压输出+12伏，另一个稳压输出-12伏，这两个三端稳压器的输出端分别与电流、电压采样和信号滤波及信号放大输出单元中的运算放大器的电源两端相连，给运算放大器提供工作电源。上述两个三端稳压器的输出端同时还分别各与另一三端稳压器的输入端相连，再经所连的两三端稳压器稳压输出±5V，其中一个三端稳压器输出+5V，另一个三端稳压器输出-5V，这两个三端稳压器的输出端分别与电流、电压采样和信号滤波及信号放大输出单元中的8阶巴特沃斯低通滤波器的电源两端相连，给它们提供工作电源。上述输出+5V的三端稳压器的输出端同时还分别与锁相倍频单元的锁相环和分频器的电源输入端相连，供其作工作电源用。
上述谐波抑制装置的锁相倍频单元，包括一个接电网互感器二次电压交流100V的插接头，此插接头依次串接一电阻和二极管，用来从电源变压器采取电网频率信号，再由二极管依次串联一电阻和光电耗合器及锁相环，另与电阻并联有一稳压二极管用来限幅，锁相环进行电网基波频率跟踪，锁相环的输出端连接一个分频器，由锁相环与分频器共同组成锁相倍频电路，提供给8阶巴特沃斯低通滤波器的工作时钟信号，即分频器的时钟输出端分别与各个8阶巴特沃斯低通滤波器的工作时钟输入端相连。
上述谐波抑制装置的电流、电压采样和信号滤波及信号放大输出单元包括三个电流采样和信号滤波及信号放大输出机构，三个电压采样和信号滤波及信号放大输出机构。每相电流、电压采样和信号滤波及信号放大输出机构均采用结构和组成及工作原理相同或相似，但组成的元器件参数可以不同，由它组成6路结构相同或相似的电流电压采样和信号滤波及信号放大输出电路。以其中的任何一路为例，每一路都首先通过一电位器对电压或电流进行采样，此电位器的中间触头又与一个8阶巴特沃斯低通滤波器的信号输入端相连，通过它滤除二次以上的高次谐波，使信号成为接近纯净的基波，8阶巴特沃斯低通滤波器的工作电源接线端与电源单元相连，由电源单元提供其工作电源，8阶巴特沃斯低通滤波器的输出端通过电阻接到一运算放大器的输入端，运算放大器的电源端与电源单元相连，电压或电流信号经运算放大器作信号调整后，输出给微处理器的信号输入端，由微处理器进行计算，这个数值就是用户实际消耗的电量。
本实用新型相比背景技术具有如下特点1、由于采用高集成化电容开关型滤波器，即8阶巴特沃斯低通滤波器，以及对电网锁相信频来对电压电流进行自动跟踪滤波，因而使本电能表具有对电量测量精度高的特点。
2、装置的组成元件均采用低功耗的CMOS器件，关键元件如运算放大器使用性能价格比高的产品，电源单元则采用的是电子式电能表中的变压器，因而具有功耗小，体积小，性能稳定的特点。
3、由于是在现行的全电子电能表上加装谐波抑制装置便可构成高准确度的谐波源负荷电子式电能表，因而具有结构简单，成本低，安装方便等特点。
图1是本实用新型带谐波抑制装置的电能表的原理框图。
图2是本实用新型谐波抑制装置的电源单元电路原理图。
图3是本实用新型谐波抑制装置的锁相倍频单元电路原理图。
图4是本实用新型的谐波抑制装置的电流信号采样和信号滤波及信号放大输出机构的电路原理图。
图5是本实用新型的谐波抑制装置的电压信号采样和信号滤波及信号放大输出机构的电路原理图。
图6是本实用新型的谐波抑制装置的电路原理图。
现根据附图和实施方式对本实用新型的结构与工作原理作进一步详细描述。
如图1所示，带谐波抑制装置的电能表在表壳上的表头分别接三相电流、电压，三相电流、电压输入后，通过表内的与之相连的各相电流互感器CT和电压互感器PT后分别变成弱电流与弱电压，然后输入到与之相接的谐波抑制装置M的信号采样机构，经谐波抑制装置M滤除其中的高次谐波后，将近乎纯净谐波电流电压输入到与之相连接的原全电子式电能表的模数变换器W，通过模数变换器W将电流、电压的模拟信号转换成数字信号再将数字信号输入到与之相连的微处理器Q，进行运算和数据处理得基波电量数值。
对于原电子电能表由用户负荷产生的高次谐波反送电网，将抵消电网输送的基波电能，由此从电能表上的读数低于用户实际消耗的基波电能，造成计量误差。通过在原全电子式电能表上加装谐波抑制装置后很好地解决了上述问题，使电能表上的读数更加接近用户实际消耗的基波电能。
如图2所示，本实用新型的谐波抑制装置的电源单元包括与电网互感器二次电压交流100伏电源相联的两个电源变压器T1和T2，在电源变压器T1、T2的低压侧得到16V的交流电压，电源变压器T1、T2低压侧分别连接整流电桥B1的输入端。整流电桥B1输出正电压的一端通过电解电容E1接地，同时还连接三端稳压器U9的输入端；整流电桥B1输出负电压的一端通过电解电容E2接地，同时还连接三端稳压器U11的输入端；三端稳压器U9的输出端输出+12V电压并通过电解电容E3接地，同时还通过电阻R27与三端稳压器U7的输入端相连，电容C17连接在三端稳压管U7的输入端同电阻R27连接点与地之间，三端稳压器U7输出端输出+5伏电压并同时通过电容C3接地。三端稳压器U11的输出端输出-12V电压并通过电解电容E4接地，同时还通过电阻R28与三端稳压器U8的输入端相连，电容C18连接在三端稳压器U8的输入端同电阻R28连接点与地之间，三端稳压器U8输出端输出-5V电压并同时通过电容C4接地。三端稳压器U9、U11、U7、U8的第三端GND均接地。这样通过从电源单元±12V电压和±5V电压的接线端引接提供给谐波抑制装置中需要不同电压的单元或机构作工作电源。
如图3所示，谐波抑制装置的锁相倍频单元有两个接交流电源的接头，其中一接头串接电阻R14后分支为二，其中一支路依次串联二极管D1、电阻R26后接光电耦合器U13的输入端，稳压管Z1与电阻R26并联起限幅作用；其中另一支路串接压敏电阻YM后接光电耦合器U13的输入端，光电耦合器U13的输出端接到锁相环U1的AIN端，这两端接点处串接电阻R25后接到电源单元的+5V输出端，并通过电容C19接地。光电耦合器U13的E端和锁相环U1的GND端、INH端以及组成分频器U2的分频机构U2:A的GND端、R端，分频机构U2:B的CLK端和R端均接地。锁相环U1的BIN端与分频机构U2:B的Q3端U2P14相连，其工作电源UCC端接电源单元的+5V输出端，锁相环U1的CA端串接电容C5后接另一阵端CB端，锁相环U1的PC2端串接电阻R2后与其UCIN端后再依次串接电阻R3和电容C6后接地。锁相环U1的输出端UCOUT端接分频器U2中的分频机构U2:A的CLK端，分频机构U2:A的EN端接电源单元+5V输出端，并通过电容C7接地。分频机构U2:A的输出接Q3与分频机构U2:B的EN端相连。上述锁相倍频单元由电阻R14，二极管D1从电源变压器采取电网频率信号，经稳压管Z1限幅，再经光电耦合器U13送锁相环U1进行电网基波频率跟踪，同时锁相环U1与分频器U2组成倍频电路，提供滤波电路的工作时钟信号。
如图5所示，本实用新型的谐波抑制装置的电压信号采样和信号滤波及信号放大输出机构包括一个与输入电压相联的可调电位器P6，其滑动触头与开关电容滤波器U6的输入端IN相连，起信号采样作用，电容滤波器U6的时钟输入端接来自倍频锁相单元的时钟信号，OPO端跨接在电容C22和电阻R11之间，OPI端跨接在电阻R19与电容C22之间，V+端接电源单元的+5V输出端，V-端接电源单元-5V输出端，GND端接地，电容滤波器U6的输出端OUT依次串接电解电容E5、电阻R17、电容C1后接地，在电阻R17、电容C1的连接处与电容C22、电阻R11的连接处跨接电阻R18，在电阻R17、电容C1的连接处通过电阻R19后接电容滤波器U6的OPI端U6-4。电阻R11一端与运算放大器U5:A一端相连。运算放大器U5:A的另一端通过电阻R16接地，运算放大器U5:A的工作电源正端接电源单元+12V电压输出端，负端接电源单元-12V电压输出端，运算放大器U5:A的输出端UAO端串接可调变阻器P7后与电阻R16相接，并与模数变换器W相连。
在本实用新型的谐波抑制装置中还有两路结构和组成完全与上述电压信号同采样和信号滤波及信号放大输出机构相同的机构，在此不再赘述。
如图4所示，本实用新型的谐波抑制装置还有三路结构和组成相同样的电流信号采样和信号滤波及信号放大输出机构，它与前述的电压信号采样和信号滤波及信号放大输出机构的结构和组成基本相同，不同之处是在电阻R12与电容C25的连接处通过一可调变阻器P14接地。
在本实用新型的谐波抑制装置中的6路结构和组成相同或相似的电流、电压信号采样和信号滤波及信号放大输出机构，以图5中的那一路为例，输入的电压信号UAt经可调变阻器取样后，经8阶巴特沃斯低通滤波器U6滤除二次以上的高次谐波，使信号成为接近纯净的基波，再送至运算放大器U5:A作信号调整后，输出给本实用新型的电能表微处理器进行运算。
如图6所示，本实用新型的谐波抑制装置由电源单元电路，锁相倍频单元电路，电流与电压信号采样、信号滤波，信号放大输出单元电路以及电流、电压输入输出插接头P10-6PIN2与P12-6PIN2等组成，其中电源单元产生并输出±12V和±5V的电压，并分别提供给电流电压信号采样、信号滤波、信号放大输出单元电路及锁相倍频单元电路等其他需要大小不同电压的单元或机构作工作电源。锁相倍频单元电路产生工作时钟信号，并分别提供给电流、电压信号采样、信号滤波、信号放大输出单元电路中的各滤波器做工作时钟信号。由6路结构和组成相同或相似的电流、电压信号采样、信号滤波、信号放大输出机构所组成的电流、电压信号采样、信号滤波、信号放大输出单元在具备工作电源和工作时钟信号的条件下，信号分别经六个8阶巴特沃斯低通滤波器U6、U16、U10、U3、U14、U4滤除二次以上的高次谐波，使信号成为接近纯净的基波，再分别送六个对应的运算放大器U5:A、U15:A、U12:A、U5:B、U15:B、U12:B作信号调整后，输出给电能表微处理器进行计算，达到消除高次谐波对电能计量产生误差的目的。
上述的8阶巴特沃特低通滤波器U6、U16、U10、U9、U14、U4可采用MAX291型或其它集成8阶巴特沃斯低通滤波器。
上述的运算放大器U5:A、U5:B、U15:A、U15:B、U12:A、U12:B可采用MAX498型或其它运放集成电路。
上述的锁相环U1为4046型集成电路。
上述的三端稳压器U7、U6、U9、U11采用78.79系列三端稳压器。
权利要求1.带谐波抑制装置的电能表包括接三相电流、电压的表头，在表内与表头相连的各相电流互感器(CT)和电压互感器(PT)，模数变换器(W)及与模数变换器(W)相连的微处理器(Q)，其特征在于在表计输入回路即电流互感器(CT)和电压互感器(PT)之后，模数变换器(W)之前连接加装一由电源单元、锁相倍频单元，电流与电压采样、信号滤波、信号放大输出单元等组成的谐波抑制装置(M)。
2.根据权利要求1所述的带谐波抑制装置的电能表，其特征在于电压信号采样和信号滤波及信号输出机构包括一个与输入电压相联的可调电位器(P6)，其滑动触头与电容滤波器(U6)的输入端(IN)相连，电容滤波器(U6)的时钟输入端接来自倍频锁相单元的时钟信号，(OPO)端跨接在电容(C22)和电阻(R11)之间，(OPI)端跨接在电阻(R19)与电容(C22)之间，(V+)端接电源单元的+5V输出端，(V-)端接电源单元-5V输出端，(GND)端接地，电容滤波器(U6)的输出端(OUT)依次串接电解电容(E5)、电阻(R17)、电容(C1)后接地，在电阻(R17)、电容(C1)的连接处与电容(C22)、电阻(R11)的连接处跨接电阻(R18)，在电阻(R17)、电容(C1)的连接处通过电阻(R19)后接电容滤波器(U6)的(OPI)端，电阻(R11)的一端与运算放大器(U5:A)一端相连，运算放大器(U5:A)的另一端通过电阻(R16)接地，运算放大器(U5:A)的工作电源正端接电源单元+12V电压输出端，负端接电源单元-12V电压输出端，运算放大器(U5:A)的输出端串接可调变阻器(P7)后与电阻R18相连，运算放大器(U5:A)的输出端还与模数变换器(W)相连。
3.根据权利要求1所述的带谐波抑制装置的电能表，其特征在于谐波抑制装置中的锁相倍频单元包括两个接交流电源的接头，其中一接头串接电阻(R14)后分支为二，其中一支路依次串联二极管(D1)电阻(R26)后接光电耦合器(U13)的输入端，稳压管(Z1)与电阻(R26)并联起限幅作用；其中另一支路串接压敏电阻(YM)后接光电耦合器(U13)的输入端，光电耦合器(U13)的输出端接到锁相环(U1)的(AIN)端，在这两端接点处串接电阻(R25)后接电源单元的+5V输出端，并通过电容(C19)接地。光电耦合器(U13)的(E)端和锁相环(U1)的(GND)端、(INH)端以及组成分频器(U2:A)的分频机构(U2:A)的(GND)端、(R)端，分频机构(U2:B)的(CLK)端和(R)端均接地。锁相环(U1)的(BIN)端与分频机构(U2:B)的(Q3)端(U2P14)相连，其工作电源(UCC)端接电源单元的+5V输出端，锁相环(U1)的(CA)端串接电容(C5)后接另一端(CB)端，锁相环(U1)的(Pc2)端串接电阻(R2)后与其(UCIN)端相连后再依次串接电阻(R3)和电容(C6)后接地，锁相环(U1)的输出端(UCOUT)端接分频器(U2)中的分频机构(U2:A)的(CLK)端，分频机构(U2:A)的(EN)端接电源单元+5V输出端，并通过电容G接地。分频机构(U2:A)的输出端(Q3)与分频机构(U2:B)的(EN)端相连，锁相环(U1)的输出端(UCOUT)端与分频机构(U2:A)的时钟信号端(CLK)端的连接点处接各电流、电压信号采样、信号滤波及信号放大输出单元中的8阶巴特沃斯低通滤波器(U3、U14、U4、U8、U16、U10)的时钟信号输入端(CLK)端。
4.根据权利要求1所述的带谐波抑制装置的电能表，其特征在于谐波抑制装置中含有三路结构和组成完全相同的电压信号采样和信号滤波及信号放大输出机构。
5.根据权利要求1所述的带谐波抑制装置的电能表，其特征在于谐波抑制装置中含有三路结构和组成完全相同的电流信号采样和信号滤波及信号放大输出机构。
6.根据权利要求1所述的带谐波抑制装置的电能表，其特征在于谐波抑制装置中的每路电流信号采样、信号滤波、信号放大输出机构的结构与组成与每路电压信号采样、信号滤波、信号放大输出机构的结构与组成可以相同或相似。
7.根据权利要求1所述的带谐波抑制装置的电能表，其特征在于8阶巴特沃斯低通滤波器(U6、U16、U10、U3、U14、U4)可采用MA×291型或其它集成8阶巴特沃斯低通滤波器。
8.根据权利要求1所述的带谐波抑制装置的电能表，其特征在于运算放大器(U5:A、U5:B、U15:A、U15:B、U12:A、U12:B)可采用MA×498型或其它运算放大集成电路。
9.根据权利要求1所述的带谐波抑制装置的电能表，其特征在于三端稳压器(U7、U8、U9、U11)可采用78、79系列三端稳压器。
专利摘要一种带谐波抑制装置的电能表包括表头,与表头相连的各相电流,电压互感器,模数变换器,与模数变换器相连的微处理器,其特征在于在表计输入回路之后,模数变换器之前加装有由电源单元、锁相倍频单元,电流与电压采样、信号滤波、信号放大输出单元等组成的谐波抑制装置。能有效抑制非线性负荷对电能计量的影响,具有电能计量精度高、功耗小、体积小、性能稳定、结构简单、成本低、安装方便等特点,是一种能对非线性负荷进行准确合理计量的全电子电能表。
文档编号G01R11/00GK2326962SQ9823051
公开日1999年6月30日 申请日期1998年4月8日 优先权日1998年4月8日
发明者郑玉成, 罗志坤, 徐植坚 申请人:湖南省娄底电业局