时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0042]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0043]本发明的核心思想在于，提供一种样品制备方法，包括:
[0044]步骤Sll:提供一形成有若干规则排列的待测结构的半导体芯片，所述半导体芯片包括正面、与所述正面相对的背面以及垂直于所述正面和背面的横截面；
[0045]步骤S12:对所述半导体芯片的正面进行剥离，剥离至所述待测结构所在膜层的上一层膜层，根据所述待测结构所在膜层的上一层膜层的结构，判断所述待测结构的位置分布；
[0046]步骤S13:对所述半导体芯片的横截面进行腐蚀处理，根据所述腐蚀处理的结果，判断所述待测结构的深度以及所述待测结构在所述横截面的宽度；
[0047]步骤S14:根据所述待测结构的位置分布、深度以及宽度，从所述半导体芯片的正面制备至少一开孔，所述开孔至少位于其中一个所述待测结构的两个侧面，所述开孔的深度大于等于所述待测结构的深度；
[0048]步骤S15:对所述半导体芯片的背面进行研磨，直至露出所述开孔，得到分析样品。
[0049]经过研磨，所述分析样品的表面光滑；并且，所述半导体芯片的背面的比较干净，没有过多的干扰结构，使得所述分析样品的分析区域较大。因而，可以从所述半导体芯片的背面进行二次离子质谱分析，从而提高二次离子质谱分析的准确性。
[0050]根据本发明的核心思想，还提供一种二次离子质谱分析方法，包括:
[0051]步骤S21:提供采用如上所述样品制备方法制备的所述分析样品；
[0052]步骤S22:根据所述开孔确定所述一个待测结构的位置；
[0053]步骤S23:从所述分析样品被研磨过的一面，对所述一个待测结构进行二次离子质谱分析。
[0054]以下，请参阅图1-图10具体说明本发明的样品制备方法，在本实施例中，以所述待测结构为P阱为例进行说明，所述分析样品用于分析进行了所述P阱有没有受到其他离子的污染。
[0055]首先，如图1所示，进行步骤Sll，提供一半导体芯片(chip) 1，如图2所示，图2为所述半导体芯片I的横截面的示意图。所述半导体芯片I包括若干规则排列的P阱111。在本实施例中，所述半导体芯片I包括若干层叠的膜层，分别为:衬底层(SUbStrate)10,外延层(epitaxial layer,简称EPI) 110、栅极层120、第一互连层130、第二互连层140、顶层互连层150以及垫片层160，层叠的膜层并不限于上述膜层，本领域的普通技术人员可以根据需要选择所需的膜层，在此不作赘述。
[0056]其中，所述外延层110内具有按规则进行排列的所述P阱111，N阱112设置于一部分所述P阱111内，N型重掺杂区113位于所述N阱112内，P型重掺杂区114位于另一部分所述P阱111内。所述P阱111的排列规则根据器件的需要而设定，具体的排列规则在本发明中并不做限制，此为本领域的技术人员可以理解的。所述栅极层120中包括栅极121以及连接塞122，所述栅极121和通孔连接塞122通过介质层123相隔绝。所述第一互连层130、第二互连层140、顶层互连层150内可以包括沟槽(trench)和通孔(via),在所述沟槽和通孔内填充金属，从而实现互连。
[0057]所述半导体芯片I包括正面11、与所述正面11相对的背面12以及横截面，所述横截面垂直于所述正面11和背面12。所述半导体芯片I具有所述衬底层100的一侧为所述半导体芯片I的背面12，所述半导体芯片I背离所述衬底层100的一侧为所述半导体芯片I的正面11。在本实施例中，所述横截面是所述半导体芯片I的一个侧面，在本发明的其它实施例中，还可在所述半导体芯片I上做一个断面，所述断面作为所述横截面。
[0058]然后进行步骤S12，如图3所示，对所述半导体芯片I的正面11进行剥离，剥离至所述P阱111所在膜层(所述外延层110)的上一层膜层(所述栅极层120)。图3为所述半导体芯片I剥离后的横截面的示意图。在本实施例中，由于所述P阱111所在膜层位于所述栅极121的下方，所以，可以根据所述栅极121的位置，判断所述P阱111的大概位置。如图4所示，图4为图3的所述半导体芯片I在电镜下的俯视时的示意图。由于所述栅极121和连接塞122均导电，所以在电镜下，可以观察到所述栅极121和连接塞122。在图4中，可以根据所述栅极121的位置，可以判断出所述P阱111在图4中的虚线框所围起来的位置，从而得到所述P阱111在所述半导体芯片I上的位置分布。所述半导体芯片I的横截面位于所述半导体芯片I的一个侧面，例如在本实施例中，图4为所述半导体芯片I在电镜下的俯视时的示意图，则从图4中箭头方向看，便可得到如图3所示的所述半导体芯片I的横截面。
[0059]较佳的，在步骤S12和步骤S13之间，采用聚焦离子束对所述半导体芯片I的横截面进行预处理，使得所述半导体芯片I的横截面更加平整。
[0060]接着，进行步骤S13，对所述半导体芯片I的横截面进行腐蚀处理。对所述半导体芯片I的横截面进行腐蚀处理后，所述外延层110中不同的器件结构会得到不同的处理效果，在电镜下，不同的器件结构会呈现出不同的深度。在本实施例中，所述P阱111与没有进行离子注入的所述外延层110在电镜下的深度布图，参考图11，图11为半导体芯片的横截面进行腐蚀处理后的扫描电子显微镜图片，从图11中可以明显看出所述P阱111的边界比进行离子注入的所述外延层110的颜色浅，从而可以根据所述腐蚀处理的结果，判断所述P阱111的深度以及所述待测结构在所述横截面的宽度。较佳的，在本实施例中，所述腐蚀处理为酸处理，所述酸处理的处理液可以包括氢氟酸、硝酸和乙酸中的一种或几种的组合，所述腐蚀处理的处理时间较佳的为1s?30s，例如20s。但是所述腐蚀处理的处理液以及处理时间并不限于上述公开的范围，可以根据具体的待测结构进行选择。
[0061]随后，进行步骤S14，根据所述待测结构的位置分布、深度以及所述待测结构在所述横截面的宽度，在所述半导体芯片I的正面11制备至少一开孔，所述开孔位于其中一个所述待测结构的至少两个侧面，以定位其中一个所述待测结构。一般的，选择一个中间位置的所述待测结构111进行定位，如图5所示，选择虚线框位置的所述待测结构111，图5中虚线框位置的所述待测结构111远离所述半导体芯片1，在步骤S12和步骤S13中不会被损伤。在本实施例中，制备一个所述开孔125，如图5所示，图5为所述半导体芯片I制备所述开孔125后的俯视图，所述开孔125为环形，所述开孔125包围所述一个待测结构125，从而将所述一个待测结构125定位于所述开孔125的中间，只要看到所述开孔125，便可以判断所述一个待测结构125位于所述开孔125的中间。
[0062]如图6所示，图6为所述半导体芯片I制备所述开孔125后的横截面的示意图,所述开孔125的深度大于等于所述P阱111的深度，即所述开孔125的底面距所述半导体芯片I的背面12的距离Hl大于所述P阱111的底面距所述半导体芯片I的背面12的距离H2。由于，所述开孔125包围所述一个待测结构125，所以，所述开孔125的内环宽度Wl大于所述P阱111在所述横截面的宽度W2，制备所述开孔125的过程不会污染所述P阱111。优选的，采用聚焦离子束在所述半导体芯片I的正面11制备所述开孔125，当然，还可以通过刻蚀等方法制备所述开孔125。
[0063]较佳的，如图7所示，在所述开孔125内填充导电材料126，例如钼、铜、铝等单质金属或合金，所述导电材料126有利于提高所述分析样品的导电性，从而进一步提高测试的准确性。
[0064]在本实施例中，如图8所示，在所述