纳秒级射频脉冲信号发生器的制造方法
【专利说明】
[0001]技术领域:
[0002]本实用新型与通过开关实现脉冲调制信号的装置有关。
[0003]【背景技术】:
[0004]随着雷达系统的发展，为了实现目标的高分辨率，需要脉宽更窄的脉冲调制信号，传统的脉冲调制信号，通常通过开关电路实现脉冲信号调制，但是开关调制通常受到射频开关器件本身响应时间的限制，不能实现纳秒级的窄脉冲调制，使用开关实现脉冲调制已经不能满足系统的需求。
[0005]【实用新型内容】:
[0006]本实用新型的目的是提供一种实现纳秒级窄脉冲调制信号的纳秒级射频脉冲信号发生器。
[0007]本实用新型是这样实现的:
[0008]参考时钟80MHz晶振I的输出端连接功分器2输入端，功分器的输出端连接FPGA芯片7输入端，为FFGA芯片提供参考时钟，功分器的另一输出端连接锁相环3的输入端，为锁相环提供参考时钟，锁相环输出2400MHz信号至DDS芯片4，为DDS芯片提供参考时钟，DDS芯片输出信号至低通滤波器5输入端，低通滤波器对DDS芯片产生的杂波信号进行抑制，低通滤波器输出端连接至放大器6的输入端，放大器对信号进行放大并最终输出，FPGA芯片与锁相环和DDS芯片连接。
[0009]参考时钟80MHz 晶振 1:G022A — 217A9Y—80MHz，功分器 2:SBTC— 2 —10，FPGA芯片 7 -XC6SLX16 — 2CSG225I，锁相环 3:LTC6946— 1，DDS 芯片 4 -AD9914，低通滤波器 5:LFCN — 800+，放大器 6:ERA— I SM+。
[0010]纳秒级射频脉冲信号发生器可以有效解决射频频段那纳秒级窄脉冲产生的问题。通过使用直接数字频率合成器，实现纳秒级窄脉冲调制信号，缩短脉冲信号的上升沿和下降沿，满足系统对纳秒级窄脉冲调制信号的需求。
[0011]各部分功能简述如下:
[0012]I，锁相环电路。锁相环电路为直接数字频率合成器提供参考频率，锁相环电路使用的锁相环芯片为LT6946— 1，输出2400MHz时钟信号。
[0013]2，直接数字频率合成器。直接数字频率合成器采用AD公司的AD9914，参考信号2400MHz，通过芯片OSK寄存器实现脉冲信号调制，输出窄脉冲调制信号。
[0014]3，控制电路。控制电路实现对AD9914的配置和控制以及基带调制码的产生。
[0015]4，低通滤波器。低通滤波器实现对AD9914的杂波信号的抑制。
[0016]本实用新型可实现的有益效果如下:
[0017]实现UHF波段700MHz纳秒级窄脉冲调制信号输出，其中脉冲宽度为30纳秒，脉冲上升沿和下降沿小于10纳秒，并且该方案能够实现对脉冲宽度和周期的控制，很好的解决了射频频段纳秒级窄脉冲调制信号产生的问题。
[0018]【附图说明】:
[0019]图1为本实用新型电路原理图。
[0020]【具体实施方式】:
[0021 ] 参考时钟80MHz晶振I的输出端连接功分器2输入端，功分器的输出端连接FPGA芯片7输入端，为FFGA芯片提供参考时钟，功分器的另一输出端连接锁相环3的输入端，为锁相环提供参考时钟，锁相环输出2400MHz信号至DDS芯片4，为DDS芯片提供参考时钟，DDS芯片输出信号至低通滤波器5输入端，低通滤波器对DDS芯片产生的杂波信号进行抑制，低通滤波器输出端连接至放大器6的输入端，放大器对信号进行放大并最终输出，FPGA芯片与锁相环和DDS芯片连接。
[0022]参考时钟80MHz 晶振 1:G022A — 217A9Y—80MHz，功分器 2:SBTC— 2 —10，FPGA芯片 7 -XC6SLX16 — 2CSG225I，锁相环 3:LTC6946— 1，DDS 芯片 4 -AD9914，低通滤波器 5:LFCN — 800+，放大器 6:ERA— I SM+。
[0023]FPGA 芯片 7 (XC6SLX16 — 2CSG225I)实现对锁相环 3 (LTC6946— I)的配置和 DDS芯片4 (AD9914)的控制。
【主权项】
1.纳秒级射频脉冲信号发生器，其特征在于参考时钟80MHZ晶振(I)的输出端连接功分器(2)输入端，功分器的输出端连接FPGA芯片(7)输入端，为FFGA芯片提供参考时钟，功分器的另一输出端连接锁相环(3)的输入端，为锁相环提供参考时钟，锁相环输出2400MHz信号至DDS芯片(4)，为DDS芯片提供参考时钟，DDS芯片输出信号至低通滤波器(5)输入端，低通滤波器对DDS芯片产生的杂波信号进行抑制，低通滤波器输出端连接至放大器(6)的输入端，放大器对信号进行放大并最终输出，FPGA芯片与锁相环和DDS芯片连接。2.根据权利要求1所述的纳秒级射频脉冲信号发生器，其特征在于参考时钟80MHz晶振(I):G022A—217A9Y—80MHz,功分器(2):SBTC—2—10，FPGA 芯片(7):XC6SLX16—2CSG225I，锁相环(3):LTC6946— 1，DDS 芯片(4):AD9914，低通滤波器(5):LFCN — 800+，放大器(6):ERA—1SM+。
【专利摘要】本实用新型为纳秒级射频脉冲信号发生器，解决开关调制装置受到射频开关器件本身响应时间的限制，不能实现纳秒级的窄脉冲调制的问题，参考时钟80MHz晶振（1）的输出端连接功分器（2）输入端，功分器的输出端连接FPGA芯片（7）输入端，为FFGA芯片提供参考时钟，功分器的另一输出端连接锁相环（3）的输入端，为锁相环提供参考时钟，锁相环输出2400MHz信号至DDS芯片（4），为DDS芯片提供参考时钟，DDS芯片输出信号至低通滤波器（5）输入端，低通滤波器对DDS芯片产生的杂波信号进行抑制，低通滤波器输出端连接至放大器（6）的输入端，放大器对信号进行放大并最终输出，FPGA芯片与锁相环和DDS芯片连接。
【IPC分类】G01S7/28
【公开号】CN204882863
【申请号】CN201520623933
【发明人】徐玮, 汪泽
【申请人】成都九洲迪飞科技有限责任公司
【公开日】2015年12月16日
【申请日】2015年8月19日