一种基于fpga的任意高速波形发生装置的制造方法
【技术领域】
[0001]本实用新型属于数字信号处理领域，尤其涉及一种基于FPGA的高速波形发生
[0002]装置。
【背景技术】
[0003]目前，现在使用的任意信号发生器，大多数产生信号是有局限性的，尤其是输出高频的任意信号，更是不能满足实际的需要；对于一些较高要求，例如:输出信号需要服从可定制的分布规律，如:高斯分布、泊松分布等；以及输出信号最大1.25Gbps的速率设计，上升沿陡峭到几个纳秒级。这些功能的需求，在实际的科研和军事开发以及工业设计中越来越多用到这些特殊信号发生装置。因此，急需要一款性价比高的特殊高速信号发生器。
【实用新型内容】
[0004]本实用新型的目的是提供一种基于FPGA的任意高速波形发生装置，该装置可以输出高频的任意信号，且使用方便、结构简单，成本低。
[0005]本实用新型实现其发明目的，所采用的技术方案是:
[0006]一种基于FPGA的任意高速波形发生装置，包括一个发生器，其中:所述发生器包括数字控制电路、模拟控制电路，所述数字控制电路包括FPGA芯片、接口板、A/D转换芯片，所述FPGA芯片分别与接口板、A/D转换芯片连接；
[0007]所述模拟控制电路包括滤波器，与滤波器依次连接的方波产生器、调幅控制器、幅度与偏移控制器；所述滤波器与A/D转换芯片的输出端连接，幅度与偏移控制器连接有输出接口。
[0008]与现有技术相比，本实用新型的有益效果是:
[0009](—)、本装置利用信号的合成和信号的调理，将信号输出为任意高速波形的信号。
[0010](二)、本装置可以输出可定制的分布规律的信号，如高斯分布、泊松分布等；以及输出信号最大1.25Gbps的速率设计，上升沿陡峭到几个纳秒级。
[0011](三)、本装置的操作和使用可以用上位机可视界面，因此操作方便简单。
[0012]进一步地为了更好地传输信号，上述接口板通过CPCI总线与FPGA连接。
[0013]进一步地为了完成更多路信号的同步输出，上述FPGA芯片还连接有外触发同步脉冲信号。
[0014]进一步地为了完成多路信号的同步处理，上述FPGA芯片连接有两个或两个以上的A/D转换芯片。
[0015]进一步地为了输出信号有更好的稳定性，上述输出接口包括SMA连接器。
[0016]进一步地为了在有些频段起滤波作用，或者在高频段信号不会被衰减，上述滤波器为低通无源滤波器。
[0017]更进一步地，为了更多地同步处理外触发脉冲，上述发生装置包括两个或两个以上的发生器。
[0018]下面结合附图和【具体实施方式】对本实用新型作进一步的详细说明。
【附图说明】
[0019]图1是本实用新型实施例一的电路原理示意图。
[0020]图2是本实用新型实施例二的电路原理示意图。
【具体实施方式】
[0021]图1示出，本实用新型的一种【具体实施方式】为:一种基于FPGA的任意高速波形发生装置，包括一个发生器，发生器包括数字控制电路、模拟控制电路，所述数字控制电路包括 FPGA ZYNQ-7030 芯片 UCPCI 接口板 2、两个 A/D9122 转换芯片 4，FPGA ZYNQ-7030 芯片分别与CPCI接口板、A/D9122转换芯片4连接，CPCI接口板2通过PCI19054总线与FPGAZYNQ-7030芯片I连接。
[0022]本例的模拟控制电路包括9阶椭圆低通无源滤波器5，与9阶椭圆低通无源滤波器5依次连接的方波产生器6、调幅控制器7、幅度与偏移控制器8 ;所述9阶椭圆低通无源滤波器5与A/D9122转换芯片4的输出端连接，幅度与偏移控制器8连接有SMA连接器9。
[0023]本例的FPGA ZYNQ-7030芯片I还连接有外触发同步脉冲信号10。
[0024]在本发生器中由于任意波形发生器的采样时钟可变，因此它的低通滤波器的截止频率也必须变化，否则在有些频段就不起滤波作用，或者是在高频段有用信号会被衰减，因此本例采用9阶椭圆低通无源滤波器5。
[0025]直接数字合成(DDS, Direct Digital Synthesis)系统不能合成高频方波，当该装置产生方波时，DDS系统合成的是与所需方波同频率的正弦波形，然后由模拟控制电路将正弦波整形为方波。方波整形是由比较器完成的；比较电路采取差分迟滞比较形式。
[0026]本例的调幅控制器7，就是使载波的振幅随调制信号的变化规律而变化，从频域上说，就是将调制信号频谱搬移到载波频率两侧的一个频率搬移过程，搬移过程中调制信号的频谱结构不变，即搬移前后各频率分量的比例关系不变，只是在频域上的简单搬移。
[0027]本例的幅度与偏移控制器8是模拟控制电路的核心部分，难度也最大。幅度与偏移控制器8中的幅度乘法器、II型衰减网络和输出放大器以串联方式接入电路，依次对信号幅度进行处理。其中，幅度乘法器是固定在电路中的，II型衰减网络和输出放大器则是根据所设定的信号幅度，由继电器控制它们是否接入电路。继电器控制原则是:当输出为小信号时，电路只对信号进行衰减；当输出为大信号时，电路只对信号进行放大；当信号幅度介于两者之间时，则将衰减和放大相结合，使设定的幅度值落在相应的子区间内。
[0028]本例的工作原理和过程是:
[0029]a)、通过以太网接口或CPCI接口与外部上位机通讯，上位机下发产生信号的指令和相关配置参数，如高斯分布、泊松分布等山)、发生器采用自带ARM的FPGA ZYNQ-7030芯片1，接收上位机的配置。通过ARM处理器3计算按定制的波形生成算法，计算波形；c)、FPGAZYNQ-7030芯片I输出高速的数字波形信号给A/D9122转换芯片4，输出模拟信号；d)、模拟信号经9阶椭圆低通无源滤波器5、方波产生器6、调幅控制器7、幅度与偏移控制器8的调理，网络再通过SMA连接器9输出该射频信号，该射频信号符合定制的分布规律，高斯分布、泊松分布等。
[0030]实施例二
[0031]本例与实施例一基本相同，不同的是:
[0032]图2示出，本例的一种基于FPGA的任意高速波形发生装置，包括两个发生器，每一个发生器包括数字控制电路、模拟控制电路，所述数字控制电路包括FPGA ZYNQ-7030芯片UCPCI接口板2、两个A/D9122转换芯片4，FPGA ZYNQ-7030芯片I分别与CPCI接口板2、A/D9122转换芯片4连接，CPCI接口板2通过PCI19054总线与FPGA ZYNQ-7030芯片I连接。
[0033]本例的模拟控制电路包括7阶线性相位低通无源滤波器5，与7阶线性相位低通无源滤波器5依次连接的方波产生器6、调幅控制器7、幅度与偏移控制器8 ;所述7阶线性相位低通无源滤波器5与A/D9122转换芯片4的输出端连接，幅度与偏移控制器8连接有SMA连接器9。
[0034]在本发生器中由于任意波形发生器的采样时钟可变，因此它的低通滤波器的截止频率也必须变化，否则在有些频段就不起滤波作用，或者是在高频段有用信号会被衰减；因此，本例采用7阶线性相位低通无源滤波器5。
[0035]本例的两个发生器，通过FPGA ZYNQ-7030芯片I连接的外触发同步脉冲信号10，对信号进行同步处理，增强了发生装置对信号的快速处理。
[0036]当然，本实用新型的一个发生器中的A/D转换芯片可以是一个，也可以是三个；本实用新型的装置也可以包括三个发生器，或者连接更多的发生器，实现级联输出，完成更多路信号的同步输出。
【主权项】
1.一种基于FPGA的任意高速波形发生装置，包括一个发生器，其特征在于:所述发生器包括数字控制电路、模拟控制电路，所述数字控制电路包括FPGA芯片、接口板、A/D转换芯片，所述FPGA芯片分别与接口板、A/D转换芯片连接； 所述模拟控制电路包括滤波器，与滤波器依次连接的方波产生器、调幅控制器、幅度与偏移控制器；所述滤波器与A/D转换芯片的输出端连接，幅度与偏移控制器连接有输出接□ ο2.根据权利要求1所述的一种基于FPGA的任意高速波形发生装置，其特征在于:所述接口板通过CPCI总线与FPGA连接。3.根据权利要求2所述的一种基于FPGA的任意高速波形发生装置，其特征在于:所述FPGA芯片还连接有外触发同步脉冲信号。4.根据权利要求3所述的一种基于FPGA的任意高速波形发生装置，其特征在于:所述FPGA芯片连接有两个或两个以上的A/D转换芯片。5.根据权利要求4所述的一种基于FPGA的任意高速波形发生装置，其特征在于:所述输出接口包括SMA连接器。6.根据权利要求5所述的一种基于FPGA的任意高速波形发生装置，其特征在于:所述滤波器为低通无源滤波器。7.根据权利要求6所述的一种基于FPGA的任意高速波形发生装置，其特征在于:所述发生装置包括两个或两个以上的发生器。
【专利摘要】本实用新型公开了一种基于FPGA的任意高速波形发生装置，包括一个发生器，其中：所述发生器包括数字控制电路、模拟控制电路，所述数字控制电路包括FPGA芯片、接口板、A/D转换芯片，所述FPGA芯片分别与接口板、A/D转换芯片连接；所述模拟控制电路包括滤波器，与滤波器依次连接的方波产生器、调幅控制器、幅度与偏移控制器；所述滤波器与A/D转换芯片的输出端连接，幅度与偏移控制器连接有输出接口。该装置可以输出高频的任意信号，且使用方便、结构简单，成本低。
【IPC分类】G01R1/28
【公开号】CN205067546
【申请号】CN201520824094
【发明人】李煜, 杨勇, 吴琦
【申请人】成都芯程科技有限责任公司
【公开日】2016年3月2日
【申请日】2015年10月23日