振荡电路、计时装置以及电子系统的制作方法

专利名称：振荡电路、计时装置以及电子系统的制作方法
技术领域：
本发明涉及一种振荡电路，特别涉及一种具有低功率损耗的振荡电路。
背景技术：
即时时钟(real time clock ；RTC)通常与一振荡电路相结合。通过振荡电路所产 生的振荡信号，便可更新即时时钟的时间。一般而言，振荡电路具有反相器，用以产生振荡 信号。在提供操作电压给反相器后，反相器便可开始动作。然而，当操作电压变化时，例如 电源电压改变或温度变化时，将导致震荡电路的消耗功率产生极遽变化。再者，上述亦会影 响反相器的直流工作点的操作。反相器的参考直流工作点因电源电压改变产生偏移，造成 下一级的逻辑电路设计困难。

发明内容
本发明提供一种振荡电路，包括一第一晶体管、一第二晶体管、一电流源、一第一 反相器以及一阻抗单元。第一晶体管，具有一第一源极，一第一漏极以及一第一栅极。第一 源极接收一第一操作电压。第一漏极耦接第一栅极。第二晶体管具有一第二源极，一第二 漏极以及一第二栅极。第二源极接收第一操作电压。第二栅极耦接第一栅极。电流源耦接 于第一漏极与接地电压之间。第一反相器产生一振荡信号，并具有一第一输入端，一第一输 出端以及一第一电源端。第一电源端耦接第二漏极。阻抗单元耦接于第一输入端以及第一 输出端之间。本发明还提供一种计时装置，包括一逻辑电路以及一振荡电路。逻辑电路计数一 振荡信号的脉冲数量，并根据计数后的结果，更新一即时时钟的时间。振荡电路包括，一第一晶体管、一第二晶体管、一电流源、一第一反相器以及一阻抗单元。第一晶体管，具有一第 一源极，一第一漏极以及一第一栅极。第一源极接收一第一操作电压。第一漏极耦接第一 栅极。第二晶体管具有一第二源极，一第二漏极以及一第二栅极。第二源极接收第一操作 电压。第二栅极耦接第一栅极。电流源耦接于第一漏极与接地电压之间。第一反相器产生 一振荡信号，并具有一第一输入端，一第一输出端以及一第一电源端。第一电源端耦接第二 漏极。阻抗单元耦接于第一输入端以及第一输出端之间。本发明还提供一种电子系统，包括一即时时钟以及一计时装置。计时装置控制即 时时钟，并包括一逻辑电路以及一振荡电路。逻辑电路计数一振荡信号的脉冲数量，并根据 计数后的结果，更新即时时钟的时间。振荡电路包括，一第一晶体管、一第二晶体管、一电流 源、一第一反相器以及一阻抗单元。第一晶体管，具有一第一源极，一第一漏极以及一第一 栅极。第一源极接收一第一操作电压。第一漏极耦接第一栅极。第二晶体管具有一第二源 极，一第二漏极以及一第二栅极。第二源极接收第一操作电压。第二栅极耦接第一栅极。电 流源耦接第一漏极与接地电压之间。第一反相器产生一振荡信号，并具有一第一输入端，一 第一输出端以及一第一电源端。第一电源端耦接第二漏极。阻抗单元耦接于第一输入端以 及第一输出端之间。
为让本发明的特征和优点能更明显易懂，下文特举出优选实施例，并配合附图，作 详细说明如下


图1为本发明的电子系统的示意图。图2A为本发明的振荡电路的一可能实施例。图2B、图2C、图2D为本发明的振荡电路的其它可能实施例。图3A为本发明的处理模块的一可能实施例。图;3B为图3A所示的处理模块的时序图。图4为本发明的振荡电路的消耗电流与操作电压之间的关系。主要元件符号说明100:电子系统；130:计时装置；170:逻辑电路；Tl T8:晶体管；255:处理模块；250:波形整形单元；INV1、241、242 反相器。
具体实施例方式图1为本发明的电子系统的示意图。如图所示，电子系统100包括，即时时钟110 以及计时装置130。计时装置130控制即时时钟110的时间。在本实施例中，计时装置130 包括，振荡电路150以及逻辑电路170。振荡电路150产生振荡信号、。。逻辑电路170计 数振荡信号Sosc的脉冲数量，并根据计数后的结果，更新即时时钟110的时间。本发明并不限制逻辑电路170的实施架构。在本实施例中，逻辑电路170具有分 频器171以及173。由图1可知，即时时钟110的时间由分频器173所产生的处理信号Scw2 的脉冲数量所决定。逻辑电路170的分频器171处理振荡信号以产生处理信号Srai。分频器173 处理处理信号Srai，以产生处理信号Sra2。在本实施例中，分频器171及173的系数均为 2 (即分频器171及173为+2分频器)，故处理信号Srai的脉冲数量为振荡信号的脉 冲数量的一半，处理信号Sra2的脉冲数量为处理信号Srai的脉冲数量的一半。本发明并不限制分频器的系数与数目。在其它实施例中，分频器的系数可为任意 数值，且本发明亦不限制分频器的数量。在一可能实施例中，逻辑电路170的分频器的数量 大于2。图2A为本发明的振荡电路的一可能实施例。如图所示，振荡电路150包括，晶体 管Tl、T2、电流源210、反相器INVl以及阻抗单元230。在本实施例中，晶体管Tl、T2均为 PMOS晶体管，但并非用以限制本发明。在其它实施例中，本领域的技术人员可利用NMOS晶 体管取代晶体管Tl及T2。由于NMOS晶体管与PMOS晶体管之间的替换关系为本领域技术 人员所深知，故不再赘述。110 即时时钟； 150 振荡电路； 171、173 分频器； 210 电流源； 230 阻抗单元；251,253 放大器；
晶体管Tl的源极接收操作电压Vm,其漏极耦接栅极以及电流源210，晶体管T2 的源极接收操作电压Vm，其栅极耦接晶体管Tl的栅极，其漏极耦接反相器INVl的电源端。 电流源210耦接于晶体管Tl的漏极与接地电压Vss之间，用以提供一固定的电流。反相器 INVl并联阻抗单元230，并产生振荡信号、。。在本实施例中，阻抗单元230由一电阻器所 构成。在其它实施例中，本领域的技术人员可利用其它元件取代阻抗单元230。由于振荡电路具有电流源210，故可使反相器INVl的电源端的电流维持在一固定 范围内。因此，就算操作电压Vm变化时，也不会增加反相器INVl功率损耗。图2B为本发明的振荡电路的另一可能实施例。图2B相似图2A，不同之处在于，图 2B多了波形整形单元250以及晶体管T3。波形整形单元250处理(如放大)反相器INVl 的输出信号。波形整形单元250处理后的信号即作为图1所示的振荡信号、。。在一可能 实施例中，波形整形单元250可放大反相器INVl的输出信号，并可将反相器INVl的输出信 号由弦波形式转换成方波形式。在本实施例中，波形整形单元250由放大器251所构成。放大器251串联反相器 INV1，用以放大并反相反相器INVl的输出信号。在本实施例中，放大器251所产生的输出 信号作为图1所示的振荡信号^。。另外，放大器251的电源端耦接晶体管T3的漏极。晶 体管T3的源极接收操作电压Vm，其栅极耦接晶体管T2及Tl的栅极。在本实施例中，晶体 管Tl T3均为PMOS晶体管。本发明并不限制波形整形单元250的内部架构。在一可能实施例中，波形整形单 元250可由多个反相器所构成。图2C为本发明的振荡电路的另一可能实施例。图2C相似 图2B，不同之处在于，图2C多了晶体管T4、放大器253及处理模块255。在本实施例中，波形整形单元250由放大器251及253以及处理模块255所构成。 放大器251串联放大器253。由于放大器253与放大器251的功能相似，故不再赘述放大 器253的功能。另外，放大器253的电源端耦接到晶体管T4的漏极。由于晶体管T4与放 大器253的连接关系与晶体管T3与放大器251的连接关系相似，故亦不再赘述。在本实施 例中，晶体管T4亦为PMOS晶体管。在其它实施例中，波形整形单元250可包括两个以上的放大器，并且每一放大器 均具有一相对应的晶体管。每一放大器的相对应晶体管系耦接于操作电压Vm与放大器的 电源端之间。在一可能实施例中，每一放大器所对应的晶体管均为PMOS晶体管。在其它可 能实施例中，放大器可被反相器所取代。例如，图2D所示的电路。图2D与图2C相似，不同 之处在于，图2D以反相器241及242取代图2C的放大器251及253。在本实施例中，波形整形单元250还包括处理模块255。处理模块255产生具有 方波形式的输出信号SQUT。由于处理模块255具有电平转换(level shift)功能，故可增加 输出信号S-的电平。如图所示，处理模块255接收放大器251的输出信号Sini以及放大 器253的输出信号，用以产生输出信号SOTT。输出信号Sott可作为图1所示的振荡信号 Sosco由于放大器251及253接收到操作电压Vqpi，故放大器251及253的输出信号S皿 及的最大电平等于操作电压Vm。然而，由于处理模块255接收操作电压Vtff2,并且具有 电平转换的功能，故处理模块255所产生输出信号Sott的最大电平等于操作电压Vff2,其中 操作电压Vtff2大于操作电压Vm。
图3A为处理模块255的一可能实施例。如图所示，处理模块255具有晶体管T5 T8。在本实施例中，晶体管T5及T6为NMOS晶体管，晶体管T7及T8为PMOS晶体管。在其 它实施例中，晶体管T5及T6可被置换成PMOS晶体管，晶体管T7及T8被置换成NMOS晶体管。晶体管T5的源极接收接地电压Vss，其漏极耦接晶体管T8的栅极以及晶体管T7 的漏极，其栅极接收放大器251的输出信号S-IN1。晶体管T6的源极接收接地电压Vss，其漏 极耦接晶体管T7的栅极以及晶体管T8的漏极，其栅极接收放大器253的输出信号&N2。晶 体管T7的漏极耦接晶体管T5的漏极，其源极接收操作电压Vtff2,其栅极耦接晶体管T6的 漏极。晶体管T8的漏极耦接晶体管T7的栅极以及晶体管T6的漏极，并产生输出信号SQUT。 晶体管T8的源极接收操作电压Vtff2,其栅极耦接晶体管T7的漏极。图;3B为图3A所示的处理模块255的时序图。请配合图3A，如图所示，放大器251 的输出信号S-IN1反相于放大器253的输出信号S-IN2。当放大器251的信号S-IN1为高电平， 并且放大器253的信号S-IN2为低电平时，晶体管T5被导通，而晶体管T6不被导通。因此， 晶体管T8被导通。由于晶体管T8的源极接收操作电压VQP2，故输出信号Squt等于操作电压V〇P2。当放大器251的信号S_IN1为低电平，并且放大器253的信号S_IN2为高电平时，晶 体管T5不被导通，而晶体管T6被导通。因此，晶体管T7被导通，而晶体管T8不被导通。由 于晶体管T6的源极接收接地电压Vss，故输出信号Sot等于接地电压Vss。图4为本发明的振荡电路的消耗电流与操作电压之间的关系。如图所示，当操作 电压Vm变化时，振荡电路的消耗电流大致会维持在一控制范围(约225nA 270nA)内。 因此，操作电SVm的变化对于振荡电路的消耗电流影响减少。另外，由于振荡电路的消耗 电流被有效控制在上述范围内，因此，在操作电压Vm变化时，可有效降低振荡电路的功率 损耗。虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人 员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当 视所附权利要求书所界定者为准。10
权利要求
1.一种振荡电路，包括一第一晶体管，具有一第一源极，一第一漏极以及一第一栅极，该第一源极接收一第一 操作电压，该第一漏极耦接该第一栅极；一第二晶体管，具有一第二源极，一第二漏极以及一第二栅极，该第二源极接收该第一 操作电压，该第二栅极耦接该第一栅极；一电流源，耦接于该第一漏极与一接地电压之间；一第一反相器，产生一振荡信号，并具有一第一输入端，一第一输出端以及一第一电源 端，该第一电源端耦接该第二漏极；以及一阻抗单元，耦接于该第一输入端以及该第一输出端之间。
2.如权利要求1所述的振荡电路，其中该阻抗单元为一电阻器。
3.如权利要求1所述的振荡电路，还包括一波形整形单元，用以处理该振荡信号。
4.如权利要求3所述的振荡电路，其中该波形整形单元，包括一第一放大器，放大该振荡信号，以产生一第一输出信号，并具有一第二输入端，一第 二输出端以及一第二电源端，该第二输入端耦接该第一输出端，该第二输出端输出该第一 输出信号。
5.如权利要求4所述的振荡电路，其中该第一放大器包括一个或多个反相器。
6.如权利要求4所述的振荡电路，还包括一第三晶体管，具有一第三源极、一第三漏极以及一第三栅极，该第三源极接收该第一 操作电压，该第三漏极耦接该第二电源端，该第三栅极耦接该第二栅极。
7.如权利要求6所述的振荡电路，其中该波形整形单元还包括一第二放大器，放大该第一输出信号，用以产生一第二输出信号，并具有一第三输入 端，一第三输出端以及一第三电源端，该第三输入端耦接该第二输出端，该第三输出端输出 该第二输出信号，其中该第二放大器包括一第二反相器。
8.如权利要求7所述的振荡电路，还包括一第四晶体管，具有一第四源极、一第四漏极以及一第四栅极，该第四源极接收该第一 操作电压，该第四漏极耦接该第三电源端，该第四栅极耦接该第三栅极。
9.如权利要求8所述的振荡电路，其中该第一、第二、第三及第四晶体管均为P型晶体管。
10.如权利要求8所述的振荡电路，其中该波形整形单元还包括一处理模块，接收该第一及第二输出信号，用以产生一第三输出信号。
11.如权利要求10所述的振荡电路，其中该第三输出信号包括一方波信号，并且该第 三输出信号作为该振荡信号。
12.如权利要求10所述的振荡电路，其中该处理模块接收一第二操作电压，该第二操 作电压大于该第一操作电压，并且该第三输出信号的振幅与该第二操作电压有关。
13.如权利要求12所述的振荡电路，其中该处理模块包括一第五晶体管，具有一第五源极、一第五漏极以及一第五栅极，该第五源极接收该接地 电压，该第五栅极接收该第一输出信号；一第六晶体管，具有一第六源极、一第六漏极以及一第六栅极，该第六源极接收该接地 电压，该第六栅极接收该第二输出信号；一第七晶体管，具有一第七源极、一第七漏极以及一第七栅极，该第七漏极耦接该第五 漏极，该第七源极接收该第二操作电压；以及一第八晶体管，具有一第八源极、一第八漏极以及一第八栅极，该第八漏极耦接该第七 栅极以及该第六漏极，并产生该第三输出信号，该第八源极接收该第二操作电压，该第八栅 极耦接该第七源极。
14.如权利要求13所述的振荡电路，其中该第一、第二、第三、第四、第七及第八晶体管 均为P型晶体管，该第五及第六晶体管均为N型晶体管。
15.一种计时装置，包括一逻辑电路，计数一振荡信号的脉冲数量，并根据计数后的结果，更新一即时时钟的时 间；以及一振荡电路，包括一第一晶体管，具有一第一源极，一第一漏极以及一第一栅极，该第一源极接收一第一 操作电压，该第一漏极耦接该第一栅极；一第二晶体管，具有一第二源极，一第二漏极以及一第二栅极，该第二源极接收该第一 操作电压，该第二栅极耦接该第一栅极；一电流源，耦接该第一漏极与一接地电压之间；一第一反相器，产生该振荡信号，并具有一第一输入端，一第一输出端以及一第一电源 端，该第一电源端耦接该第二漏极；以及一阻抗单元，耦接于该第一输入端以及该第一输出端之间。
16.如权利要求15所述的计时装置，其中该阻抗单元为一电阻器。
17.如权利要求15所述的计时装置，还包括一波形整形单元，用以处理该振荡信号。
18.如权利要求17所述的计时装置，其中该波形整形单元，包括一第一放大器，放大该振荡信号，以产生一第一输出信号，并具有一第二输入端，一第 二输出端以及一第二电源端，该第二输入端耦接该第一输出端，该第二输出端输出该第一 输出信号。
19.如权利要求18所述的计时装置，其中该第一放大器包括一个或多个反相器。
20.如权利要求18所述的计时装置，还包括一第三晶体管，具有一第三源极、一第三漏极以及一第三栅极，该第三源极接收该第一 操作电压，该第三漏极耦接该第二电源端，该第三栅极耦接该第二栅极。
21.如权利要求20所述的计时装置，其中该波形整形单元还包括一第二放大器，放大该第一输出信号，用以产生一第二输出信号，并具有一第三输入 端，一第三输出端以及一第三电源端，该第三输入端耦接该第二输出端，该第三输出端输出 该第二输出信号，其中该第二放大器包括一第二反相器。
22.如权利要求21所述的计时装置，还包括一第四晶体管，具有一第四源极、一第四漏极以及一第四栅极，该第四源极接收该第一 操作电压，该第四漏极耦接该第三电源端，该第四栅极耦接该第三栅极。
23.如权利要求22所述的计时装置，其中该第一、第二、第三及第四晶体管均为P型晶体管。
24.如权利要求22所述的计时装置，其中该波形整形单元还包括一处理模块，接收该第一及第二输出信号，用以产生一第三输出信号。
25.如权利要求M所述的计时装置，其中该第三输出信号为一方波信号，并且该第三 输出信号作为该振荡信号。
26.如权利要求M所述的计时装置，其中该处理模块接收一第二操作电压，该第二操 作电压大于该第一操作电压，并且该第三输出信号的振幅与该第二操作电压有关。
27.如权利要求沈所述的计时装置，其中该处理模块包括一第五晶体管，具有一第五源极、一第五漏极以及一第五栅极，该第五源极接收该接地 电压，该第五栅极接收该第一输出信号；一第六晶体管，具有一第六源极、一第六漏极以及一第六栅极，该第六源极接收该接地 电压，该第六栅极接收该第二输出信号；一第七晶体管，具有一第七源极、一第七漏极以及一第七栅极，该第七漏极耦接该第五 漏极，该第七源极接收该第二操作电压；以及一第八晶体管，具有一第八源极、一第八漏极以及一第八栅极，该第八漏极耦接该第七 栅极以及该第六漏极，并产生该第三输出信号，该第八源极接收该第二操作电压，该第八栅 极耦接该第七源极。
28.如权利要求27所述的计时装置，其中该第一、第二、第三、第四、第七及第八晶体管 均为P型晶体管，该第五及第六晶体管均为N型晶体管。
29.如权利要求15所述的计时装置，其中该逻辑电路包括 一第一分频器，处理该振荡信号，以产生一第一处理信号；以及 一第二分频器，处理该第一处理信号，以产生一第二处理信号。
30.如权利要求四所述的计时装置，其中该第一处理信号的脉冲数量为该振荡信号的 脉冲数量的一半，该第二处理信号的脉冲数量为该第一处理信号的脉冲数量的一半。
31.一种电子系统，包括 一即时时钟；以及一计时装置，用以控制该即时时钟，并包括一逻辑电路，计数一振荡信号的脉冲数量，并根据计数后的结果，更新该即时时钟的时 间；以及一振荡电路，包括一第一晶体管，具有一第一源极，一第一漏极以及一第一栅极，该第一源极接收一第一 操作电压，该第一漏极耦接该第一栅极；一第二晶体管，具有一第二源极，一第二漏极以及一第二栅极，该第二源极接收该第一 操作电压，该第二栅极耦接该第一栅极；一电流源，耦接该第一漏极与一接地电压之间；一第一反相器，产生该振荡信号，并具有一第一输入端，一第一输出端以及一第一电源 端，该第一电源端耦接该第二漏极；以及一阻抗单元，耦接于该第一输入端以及该第一输出端之间。
32.如权利要求31所述的电子系统，其中该阻抗单元为一电阻器。
33.如权利要求31所述的电子系统，还包括一波形整形单元，用以处理该振荡信号。
34.如权利要求33所述的电子系统，其中该波形整形单元，包括一第一放大器，放大该振荡信号，以产生一第一输出信号，并具有一第二输入端，一第 二输出端以及一第二电源端，该第二输入端耦接该第一输出端，该第二输出端输出该第一 输出信号。
35.如权利要求34所述的电子系统，其中该第一放大器包括一个或多个反相器。
36.如权利要求34所述的电子系统，还包括一第三晶体管，具有一第三源极、一第三漏极以及一第三栅极，该第三源极接收该第一 操作电压，该第三漏极耦接该第二电源端，该第三栅极耦接该第二栅极。
37.如权利要求36所述的电子系统，其中该波形整形单元还包括一第二放大器，放大该第一输出信号，用以产生一第二输出信号，并具有一第三输入 端，一第三输出端以及一第三电源端，该第三输入端耦接该第二输出端，该第三输出端输出 该第二输出信号，其中该第二放大器包括一第二反相器。
38.如权利要求37所述的电子系统，还包括一第四晶体管，具有一第四源极、一第四漏极以及一第四栅极，该第四源极接收该第一 操作电压，该第四漏极耦接该第三电源端，该第四栅极耦接该第三栅极。
39.如权利要求38所述的电子系统，其中该第一、第二、第三及第四晶体管均为P型晶体管。
40.如权利要求38所述的电子系统，其中该波形整形单元还包括一处理模块，接收该第一及第二输出信号，用以产生一第三输出信号。
41.如权利要求40所述的电子系统，其中该第三输出信号为一方波信号，并且该第三 输出信号作为该振荡信号。
42.如权利要求40所述的电子系统，其中该处理模块接收一第二操作电压，该第二操 作电压大于该第一操作电压，并且该第三输出信号的振幅与该第二操作电压有关。
43.如权利要求42所述的电子系统，其中该处理模块包括一第五晶体管，具有一第五源极、一第五漏极以及一第五栅极，该第五源极接收该接地 电压，该第五栅极接收该第一输出信号；一第六晶体管，具有一第六源极、一第六漏极以及一第六栅极，该第六源极接收该接地 电压，该第六栅极接收该第二输出信号；一第七晶体管，具有一第七源极、一第七漏极以及一第七栅极，该第七漏极耦接该第五 漏极，该第七源极接收该第二操作电压；以及一第八晶体管，具有一第八源极、一第八漏极以及一第八栅极，该第八漏极耦接该第七 栅极以及该第六漏极，并产生该第三输出信号，该第八源极接收该第二操作电压，该第八栅 极耦接该第七源极。
44.如权利要求43所述的电子系统，其中该第一、第二、第三、第四、第七及第八晶体管 均为P型晶体管，该第五及第六晶体管均为N型晶体管。
45.如权利要求31所述的电子系统，其中该逻辑电路包括一第一分频器，处理该振荡信号，以产生一第一处理信号；以及一第二分频器，处理该第一处理信号，以产生一第二处理信号。
46.如权利要求45所述的电子系统，其中该第一处理信号的脉冲数量为该振荡信号的 脉冲数量的一半，该第二处理信号的脉冲数量为该第一处理信号的脉冲数量的一半。
47.如权利要求46所述的电子系统，其中该即时时钟的时间由该第二处理信号的脉冲数量所决定。
全文摘要
振荡电路、计时装置以及电子系统。该振荡电路包括，一第一晶体管、一第二晶体管、一电流源、一第一反相器以及一阻抗单元。第一晶体管，具有一第一源极，一第一漏极以及一第一栅极。第一源极接收一第一操作电压。第一漏极耦接第一栅极。第二晶体管具有一第二源极，一第二漏极以及一第二栅极。第二源极接收第一操作电压。第二栅极耦接第一栅极。电流源耦接于第一漏极与接地电压之间。第一反相器产生一振荡信号，并具有一第一输入端，一第一输出端以及一第一电源端。第一电源端耦接第二漏极。阻抗单元耦接于第一输入端以及第一输出端之间。
文档编号G04F10/04GK102045043SQ20091020405
公开日2011年5月4日 申请日期2009年10月12日 优先权日2009年10月12日
发明者甄明 申请人:普诚科技股份有限公司