自校准时间-数字转换器集成电路的制作方法

本公开中所描述的技术大体上涉及自校准时间-数字转换器集成电路。

背景技术：

集成电路(integratedcircuit，ic)是一种制造到半导体材料的薄型衬底表面中的电子电路。ic现今用于几乎所有电子设备中且已彻底改变电子装置世界。计算机、移动电话以及其它数字家用电器现在是现代社会结构不可分割的部分，通过生产ic的低成本而使这成为可能。

技术实现要素：

根据本揭露的一些实施例，提供一种自校准时间-数字转换器集成电路，所述电路包括：单光子雪崩二极管矩阵，具有多个以m行及n列布置的单光子雪崩二极管像素，其中单光子雪崩二极管像素的每一列中的所述单光子雪崩二极管像素由列总线连接；全域延迟锁相环单元，具有n个缓冲器及n个时钟信号；以及图像信号处理单元，用于从所述列时间-数字转换器阵列接收图像信号。

附图说明

根据结合附图阅读的以下详细描述最好地理解本公开的一些实施例的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺寸。

图1a为示出根据一些实施例的用于基于单光子雪崩二极管的深度感测的时间-数字转换器集成电路的图式。

图1b为示出根据一些实施例的用于基于单光子雪崩二极管的深度感测的时间-数字转换器(tdc)集成电路的另一图式。

图1c为示出根据一些实施例的tdc像素的结构的图式。

图2a为示出根据一些实施例的用于基于单光子雪崩二极管的深度感测的具有两层的三维时间-数字转换器集成电路的图式。

图2b为示出根据一些实施例的用于基于单光子雪崩二极管的深度感测的具有三层的三维时间-数字转换器集成电路的图式。

图3a为示出根据一些实施例的用于基于单光子雪崩二极管的深度感测的具有两层的三维逐像素时间-数字转换器集成电路的图式。

图3b为示出根据一些实施例的用于基于单光子雪崩二极管的深度感测的具有三层的三维逐像素时间-数字转换器集成电路的图式。

图4a为示出根据一些实施例的具有4个缓冲器的自校准tdc电路的图式。

图4b为示出根据一些实施例的具有4个缓冲器的自校准tdc电路的循环复用器的操作的图式。

图4c为示出根据一些实施例的图4b中所示的循环复用器的自校准操作的示意图。

图5为示出根据一些实施例的具有n个缓冲器的自校准tdc电路的图式。

图6为示出根据一些实施例的平衡时钟树的图式。

图7为示出根据一些实施例的循环复用数字控制器的图式。

图8a到8c为示出根据一些实施例的利用模拟具有和不具有偏斜的时间-数字转换器的性能的图式。

图9为示出根据一些实施例的时钟周期中的误差累积的表。

图10为示出根据一些实施例的时间-数字转换器(tdc)电路自校准方法的流程图。

具体实施方式

以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本公开。当然，这些只是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征和第二特征直接接触地形成或安置的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成或安置，使得第一特征和第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复附图标号及/或字母。此重复是出于简单和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。

此外，为易于描述，本文中可使用例如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”以及类似术语的空间相对术语描述一个元件或特征与另一元件或特征如图式中所说明的关系。除图式中所描绘的定向之外，空间相对术语意图涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。

飞行时间(time-of-flight，tof)是一种用于测量传感器与物体之间的距离的方法，所述方法是基于信号发射与其在由物体反射之后返回到传感器之间的时间差。深度感测也称为距离感测。深度成像tof相机为非常先进的激光雷达(光检测与测距(lightdetectionandranging，lidar))装置，其用单一光脉冲替代标准逐点扫描激光束以实现完整空间感知。可实施深度感测相机以追踪面部或手部运动，绘制出房间并导航自动驾驶车辆等。

单光子雪崩二极管(single-photonavalanchediode，spad)是一种固态光电检测器，其中通过内部光电效应，光子产生的载流子可触发短的持续时间但相对较大的雪崩电流。也就是说，当接收光子时，产生指示检测的雪崩电流。此雪崩电流通过称为碰撞离化(impactionization)的机制来产生，其中作为载流子的电子和/或空穴通过大电势梯度加速到高动能。如果所接收到的电子或空穴的动能足够大(随块状物质的电离能量而变)，那么从原子晶格释放额外载流子(电子和/或空穴)。因此，载流子的数量从少至单个载流子以指数方式增加以产生雪崩电流。spad能够检测不同类型的低强度电离辐射，包含：γ辐射、x射线辐射、β辐射以及α-粒子辐射连同下降到单光子水平的uv、可见光以及ir中的电磁信号。spad还能够在仅数十皮秒的时间抖动内以高准确度辨别事件(光子)的到达时间。spad不同于雪崩光电二极管(avalanchephotodiode，apd)，不同之处在于spad经特别设计以在远高于击穿电压的反向偏置电压下操作。spad最近已实施于激光雷达、tof3d成像、pet扫描、单光子实验、荧光寿命显微术(fluorescencelifetimemicroscopy)以及光通信，特别是量子密钥分布中。

基于spad的深度感测需要高分辨率时间-数字转换器(tdc)来量化tof信息。tdc的有效分辨率微分非线性度(differentialnonlinearity，dnl)和积分非线性度(integralnonlinearity，inl)限制。用于基于spad的深度感测的自校准tdc将复用器从全域延迟锁相环(delay-lockedloop,dll)的每一输出端子实施到列tdc中的相同锁存器单元。每一锁存器单元继而循环路由到全域dll的所有输出端子中的一个。数字控制逻辑电路循环复用列锁存器与全域dll输出之间的路由。

图1a为示出根据一些实施例的用于基于单光子雪崩二极管的深度感测的时间-数字转换器集成电路的图式。根据一些实施例，spad像素阵列包含像素矩阵，每一像素为检测入射光子的检测器。spad像素阵列由行控制器和列控制器控制，其将更详细地论述于下文。行控制器和列控制器处理由每一像素接收的信息以产生表示图像的像素矩阵。

图1b为示出根据一些实施例的用于基于单光子雪崩二极管的深度感测的时间-数字转换器(tdc)集成电路的另一图式。根据一些实施例，用于基于单光子雪崩二极管(spad)的深度感测的时间-数字转换器(tdc)集成电路1000部署于二维(two-dimensional，2d)平面布局图上，如图1中所示。tdc1000包含检测器模块1100和自校准模块1200。根据一些实施例，检测器模块1100包含行控制单元1110和spad像素阵列1140。spad像素的详细结构在下文说明于图1c中。spad像素阵列1140为spad的阵列或矩阵，每一spad形成像素。根据一些实施例，spad像素矩阵1140包含m行和n列的spad，形成m乘nspad像素矩阵。根据一些实施例，第一spad像素列1120包含m个spad，例如，第一列1120中存在七个spad(1121～1127)，且m＝7。类似地，最后一列1130中存在m个spad(1131～1137)。对于在第一列1120与最后一列1130之间的每一spad列来说，存在m个spad。根据一些实施例，对于每一列spad来说，所述列中存在连接所有m个spad的列总线。举例来说，第一列总线1128连接第一列中的全部m个spad。类似地，最后一列总线1138连接最后一列中的全部m个spad。对于在第一列1120与最后一列1130之间的每一spad列来说，所述列中存在连接全部m个spad的列总线。根据一些实施例，行控制单元1110控制每一行中的spad。

根据一些实施例，自校准模块1200包含全域dll单元1210、复用控制单元1220以及列tdc阵列1230。根据一些实施例，全域dll单元1210包含多个缓冲器、一个相位检测器以及一个电荷泵。在图1中所示的实例中，存在四个缓冲器和四个时钟输出：clk1、clk2、clk3以及clk4。全域dll的详细结构在下文将论述于图4a和其它后续图式中。根据一些实施例，复用控制单元1220包含数字控制器1221和循环复用器1222。根据一些实施例，循环复用器1222在时钟输出(clk1、clk2、clk3、clk4)与列tdc阵列1230中分别对应于四个锁存器(1231l、1232l、1233l、1234l)的bt1、bt2、bt3、bt4之间循环路由信号。循环复用器1222的详细操作将在下文论述于图4a和图4b中。根据一些实施例，列tdc阵列1230包含n个tdc，例如tdc1231、tdc1232、tdc1233以及tdc1234，其中每一tdc包含计数器和锁存器。tdc1231的计数器标记为1231c，且tdc1231的锁存器标记为1231l。其它tdc1232～1234的计数器和锁存器类似地标记。根据一些实施例，列tdc阵列1230中tdc的数量等于spad像素矩阵1140中的列数n，列tdc阵列1230中的每一tdc连接到相应的列总线，所述列总线连接spad像素矩阵1140中的spad的列。举例来说，tdc1231连接到列总线1128，所述列总线连接第一列1120中的全部spad，即spad1121到spad1127。类似地，tdc1234连接到列总线1138，所述列总线连接最后一列1130中的全部spad，即spad1131到spad1137。根据一些实施例，相应tdc中的四个锁存器1231l、锁存器1232l、锁存器1233l以及锁存器1234l分别通过线1231m、线1232m、线1233m以及线1234m连接到循环复用器1222。

图1c为示出根据一些实施例的tdc像素的结构的图式。根据一些实施例，tdc像素1300包含fet电晶体1301，其汲极连接到spad1302。fet电晶体1301连接到正偏置电压vapd，spad1302连接到vbd1303，其中vbd为spad击穿电压。当光子进入spad时，在spad阴极处产生幅度为大约ve＝vapd-vbd的负电压脉冲。根据一些实施例，fet电晶体1301和spad1302也连接到反相器1304，其进一步连接到行控制器的开关1305。根据一些实施例，当行控制器开关1305受控制而关闭、启用或选择时，选择spad1302，且如果光子进入spad，那么在ve上产生信号。ve连接到列总线，例如列总线1128或列总线1138。另外，如果行控制器开关1305受控制而打开或禁用或取消选择，那么即使有光子进入spad，也不产生信号。

根据一些实施例，行控制器1110控制spad的每一行以确保在每一时间点处，接通或选择或启用给定行中仅单个spad，这意味着仅传输所述特定“选择的”spad像素上的spad信号以用于进一步信号处理。根据一些实施例，“选择的”spad像素信号通过相应的列总线传输到相应的tdc。

图2a为示出根据一些实施例的用于基于单光子雪崩二极管的深度感测的具有两层的3d时间-数字转换器集成电路的图式。根据一些实施例，用于基于spad的深度感测的3dtdc集成电路2000是图1中所示的2d平面布局图1000的3d实施方案。根据一些实施例，用于基于spad的深度感测的3dtdc集成电路2000包含类似于2d集成电路1000的组件，差别在于集成电路2000以3d方式部署。根据一些实施例，检测器模块2100和自校准模块2200部署于不同层上，而不是如图1中所示部署于同一层上。用于基于spad的深度感测的3dtdc集成电路2000包含堆叠于自校准模块2200的顶部上的检测器模块2100，其中检测器模块2100和自校准模块2200面向彼此。类似于图1中的2d电路，列总线2128连接列2120中的全部spad像素，且列总线2138连接列2130中的全部spad像素。根据一些实施例，列总线2128通过混合接合2304连接到相应的tdc2231(2231l+2231c)，所述混合接合2304从自校准模块2200的表面竖直延伸到检测器模块2100的表面。类似地，列总线2138通过混合接合2303连接到相应的tdc2234，所述混合接合2303也从自校准模块2200的表面竖直延伸到检测器模块2100的表面。对于spad像素的每一列来说，存在连接所述列中的全部spad像素的列总线，且存在将spad像素阵列层中的列总线连接到自校准层中的相应tdc的相应混合接合。根据一些实施例，类似于图1中所说明的2d平面布局图，每一tdc中的全部锁存器以与图1中所示的相同方式连接到复用控制单元2220中的循环复用器2222。在图2中所示的实例中，存在对应于类似于上文在图1中的论述的四个时钟的四条线2231m、线2232m、线2233m以及线2234m。循环复用器2222继而以与图1a中所示的相同方式连接到全域dll2210。根据一些实施例，行控制单元2110部署于与自校准模块2200相同的层中，且每一spad像素通过混合接合连接到行控制单元2110，例如，spad像素2137通过混合接合2302连接到行控制单元2110，且spad像素2131通过混合接合2301连接到行控制单元2110。如图1a和图1b中所论述，行控制器1110控制spad的每一行以确保在每一时间点处，接通或选择或启用给定行中仅单个spad，这意味着仅传输所述特定“选择的”spad像素上的spad信号以用于进一步信号处理。根据一些实施例，“选择的”spad像素信号通过相应的列总线，随后通过相应的混合接合传输到相应的tdc。根据一些实施例，来自tdc2230的输出传输到图像信号处理单元2400。根据一些实施例，图像信号处理单元2400也在底层或与tdc相同的层中。根据一些实施例，与2d平面布局图1000相比，用于基于spad的深度感测的tdc集成电路2000的3d平面布局图大大节省了硅芯片表面上的空间。另外，3d平面布局图也减小了spad像素与tdc之间的布线的长度，这是由于层间混合接合明显短于2d平面布局图中的相应布线。作为回报，缩短的布线减少功率消耗和时序延迟。

图2b为示出根据一些实施例的用于基于单光子雪崩二极管的深度感测的具有三层的3d时间-数字转换器集成电路。根据一些实施例，除了图2a中的两层以外，还实施第三层，spad像素阵列2100'实施于顶层中，tdc阵列2200'实施于中间层中，且图像信号处理单元2400'实施于底层中。根据一些实施例，中间层中的tdc2200'通过硅通孔(through-siliconvia)或tsv(例如2401和2402)连接到底层中的图像信号处理单元2400'。根据一些实施例，与图2a相比，图2b中的三层化实施方案进一步节省硅表面上的空间，进一步缩短布线且进一步减少功率消耗和时序延迟。

图3a为示出根据一些实施例的用于基于spad的深度感测的具有两层的3d逐像素tdc集成电路的图式。根据一些实施例，用于基于spad的深度感测的3d逐像素tdc集成电路3000类似于用于基于spad的深度感测的3dtdc集成电路2000，且差别在于，并不是使用列总线连接同一列中的全部spad像素，而是在用于基于spad的深度感测的3d逐像素tdc集成电路3000中不存在列总线。根据一些实施例，tdc的数量等于spad像素的数量。根据一些实施例，每一个单独的spad像素通过混合接合连接到自校准层3200中的相应tdc。根据一些实施例，对应于m×nspad像素矩阵，tdc也布置为m×n矩阵，其中每一tdc在通过混合接合连接而更容易布线的每一相应spad像素的正下方。根据一些实施例，tdc的输出传输到图像信号处理单元3400以用于进一步处理。

图3b为示出根据一些实施例的用于基于spad的深度感测的具有三层的3d逐像素tdc集成电路的图式。根据一些实施例，类似于图2a与图2b之间的差别，除了图3a中的两层以外，还实施第三层，spad像素阵列3100'实施于顶层中，tdc阵列3200'实施于中间层中，且图像信号处理单元3400'实施于底层中。根据一些实施例，中间层中的tdc3200'通过tsv(例如3401、3402以及3403)连接到底层中的图像信号处理单元3400'。根据一些实施例，与图3a相比，图3b中的三层化实施方案进一步节省硅表面上的空间，进一步缩短布线且进一步减少功率消耗和时序延迟。

根据一些实施例，图1a、图2a以及图2b中的实施方案中，其中实施列总线以连接spad的相应列。同时，实施行控制器以在每一行中选择单个spad。如果spad像素阵列中存在m行spad像素，那么需要m个时钟周期来扫描全部m行spad像素。因此，图1a、图2a以及2b中的spad像素阵列不能够拍摄物体的瞬时图像。如果物体不快速移动，或完全不移动，就不会产生失真。但如果物体快速移动，那么最终图像中产生失真，这是由于第一行和最后一行中的信号由m-1个时钟周期分离。作为比较，图3a和图3b中的植入通过消除列总线且在全部m乘n个spad像素上同时将信号传输到m乘n个tdc而不等待扫描m个时钟周期来消除快速移动图像中的失真。

图4a为示出根据一些实施例的具有4个缓冲器的自校准时间-数字转换器电路的图式。根据一些实施例，自校准电路4000包含全域dll单元4210、循环复用器单元4220以及列tdc模块4300。根据一些实施例，存在串行实施的四个缓冲器4211(d1)、缓冲器4212(d2)、缓冲器4213(d3)以及缓冲器4214(d4)，以从clk0产生四个时钟信号clk1、时钟信号clk2、时钟信号clk3以及时钟信号clk4。全部缓冲器的接地gnd连接在一起。根据一些实施例，缓冲器的数量为2^k，其中k为正整数，例如，缓冲器的数量可为2、4、8、16、32等。出于说明目的而选择四个缓冲器。在缓冲器4211与缓冲器4212之间实施clk1，在缓冲器4212与缓冲器4213之间实施clk2，在缓冲器4213与缓冲器4214之间实施clk3，在缓冲器4214之后实施clk4。根据一些实施例，相邻缓冲器σ1、缓冲器σ2、缓冲器σ3与缓冲器σ4之间的相位差相同且等于π/2。根据一些实施例，在clk0处相位为0，在clk1处相位为π/2，在clk2处相位为π，在clk3处相位为3π/2，且在clk4处相位为2π～0。根据一些实施例，全域dll单元4210更包含两个放大器4215和放大器4216、相位检测器4217以及电荷泵4218。放大器4215串行连接到缓冲器4214的输出，其中采用clk4，且放大的clk4进一步连接到相位检测器4217。放大器4216连接到clk0且放大的clk0连接到相位检测器4217。相位检测器4217的上端及下端(upanddown)分别连接到电荷泵4218的上端及下端。电荷泵4218的输出连接到全部缓冲器4211～4214的v+。

根据一些实施例，循环复用器单元4220是一种分别将clk1、clk2、clk3以及clk4循环切换到bt1、bt2、bt3以及bt4的复用器。循环复用器4220的详细结构和操作将在下文论述于图4b中。

根据一些实施例，列tdc模块4230具有与图1中所示的列tdc模块1230(以及图2中的2230和图3中的3230)类似的配置。根据一些实施例，列tdc模块4230包含多个(在此实例中为4个)各自包含计数器和锁存器的tdc。根据一些实施例，在图4a中所示的实例中，列tdc模块4230包含四个具有四个锁存器4231l～4234l和四个计数器4231c～4234c的tdc。四个锁存器4231l、锁存器4232l、锁存器4233l以及锁存器4234l以图1、图2以及图3中所示的类似配置分别通过4231m、4232m、4233m以及4234m连接到循环复用器单元4220的bt1、bt2、bt3以及bt4。根据一些实施例，如上文所论述，锁存器4231l～4234l各自连接到对应的计数器4231c～4234c以形成tdc4231～4234。锁存器4231l～4234l各自连接到电容器bit00、电容器bit01、电容器bit10以及电容器bit11。锁存器4231l～4234l接收来自spad像素阵列的输出。

图4b为示出根据一些实施例的具有4个缓冲器的自校准时间-数字转换器电路的循环复用器的操作的图式。根据一些实施例，4220i、4220ii、4220iii以及4220iv为复用循环复用器单元4220的四个模式。根据一些实施例，在每一模式中和在任何给定时间，clk1、clk2、clk3以及clk4中的每一个仅切换到bt1、bt2、bt3以及bt4中的一个，且bt1、bt2、bt3以及bt4中的每一个切换到clk1、clk2、clk3以及clk4中的仅一个。根据一些实施例，在每一模式中和在任何给定时间，在clk1、clk2、clk3、clk4与bt1、bt2、bt3、bt4之间存在一对一映射。根据一些实施例，在第一开关模式4220i中，clk1切换到bt1，clk2切换到bt2，clk3切换到bt3，clk4切换到bt4。根据一些实施例，在第二开关模式4220ii中，clk1切换到bt2，clk2切换到bt3，clk3切换到bt4，clk4切换到bt1。根据一些实施例，在第三开关模式4220iii中，clk1切换到bt3，clk2切换到bt4，clk3切换到bt1，clk4切换到bt2。根据一些实施例，在第四开关模式4220iv中，clk1切换到bt4，clk2切换到bt1，clk3切换到bt2，clk4切换到bt1。上述循环复用概述于下表中：

根据一些实施例，在常规方法中，clk1连接到bt1，clk2连接到bt2，clk3连接到bt3，clk4连接到bt4，且不实施循环复用。

图4c为示出根据一些实施例的图4b中所示的循环复用器的自校准操作的示意图。根据一些实施例，波形4411对应于在第一开关4220i之后不存在噪音引起的相位变化的理想情况，相比之下，波形4411'为在第一开关4220i之后存在由噪音引起的相位波动σ1、σ2、σ3以及σ4的实际情况。

根据一些实施例，波形4412对应于在第一开关4220i和第二开关4220ii之后不存在噪音引起的相位变化的理想情况，相比之下，波形4412'为在第一开关4220i和第二开关4220ii之后存在由噪音引起的相位波动累加σ1+σ2、σ2+σ3、σ3+σ4以及σ4+σ1的实际情况。

根据一些实施例，波形4413对应于在第一开关4220i、第二开关4220ii以及第三开关4220iii之后不存在噪音引起的相位变化的理想情况，相比之下，波形4413'为在第一开关4220i、第二开关4220ii以及第三开关4220iii之后存在由噪音引起的相位波动累加σ1+σ2+σ3、σ2+σ3+σ4、σ3+σ4+σ1以及σ4+σ1+σ2的实际情况。

根据一些实施例，波形4414对应于在第一开关4220i、第二开关4220ii、第三开关4220iii以及第四开关4220iv之后不存在噪音引起的相位变化的理想情况，相比之下，波形4414'为在第一开关4220i、第二开关4220ii、第三开关4220iii以及第四开关4220iv之后存在由噪音引起的相位波动累加σ1+σ2+σ3+σ4、σ2+σ3+σ4+σ1、σ3+σ4+σ1+σ2以及σ4+σ1+σ2+σ3的实际情况。如上文所论述，σ1+σ2+σ3+σ4＝2π，因此，σ1+σ2+σ3+σ4＝σ2+σ3+σ4+σ1＝σ3+σ4+σ1+σ2＝σ4+σ1+σ2+σ3＝2π～0。总延迟为2π，但dll的功能迫使单位延迟单元的总变化为零。因此，在无相位变化的情况下，波形4414'匹配理想形式4414，且如所说明通过平均化全部相位变化实现自校准。

图5为示出根据一些实施例的具有n个缓冲器的自校准tdc电路的图式。根据一些实施例，自校准tdc5000类似于自校准tdc4000，但自校准tdc5000中存在n个缓冲器，而不是4个缓冲器，其中n＝2^k，且k为正整数，例如，n＝2、4、8、16、32、64等。因此，存在n个具有相应锁存器和计数器的列tdc，且循环复用器5220以与图4b中所示的类似方式在n个时钟(clk1～clkn)与n个锁存器(bt1～btn)之间切换。

根据一些实施例，出于与上文在图4c中所论述的σ1+σ2+σ3+σ4＝2π～0的相同原因，在自校准tdc5000中，σ1+σ2+σ3+…+σn＝2π～0。通过以与自校准tdc4000中相同的方式平均化相位变化来实现自校准。

图6为示出根据一些实施例的平衡时钟树的图式。时钟树将时钟信号从共同点分配到实施时钟信号的全部元件。此功能对同步系统的操作至关重要，因此，仔细设计时钟信号的特征和实施于其分配中的电网络。

根据一些实施例，时钟信号负载有最大扇出且以同步系统内的任何信号的最高速度操作。根据一些实施例，数据信号由时钟信号提供时间参考，时钟波形必须清晰且为尖锐的。根据一些实施例，时钟信号受技术规模的影响，即当线路尺寸减小时，长的全域互连线的电阻明显变大。根据一些实施例，增加的线路电阻是时钟分布对同步性能的重要性日益增加的主要原因之一。根据一些实施例，对时钟信号到达时间的任何差值和不确定性的控制严重限制整个系统的最大性能，且可能形成灾难性的竞态条件，其中不正确的数据信号可能会锁存在寄存器内。

根据一些实施例，在平衡时钟树6000中，实施电线的路由使得从in1到out1的时序贯穿布线等于从in1到out2的时序贯穿布线，等于从in1到out3的时序贯穿布线，等于从in1到out4的时序贯穿布线。同样适用于in2，其中in2-out1＝in2-out2＝in2-out3＝in2-out4。对于in3，in3-out1＝in3-out2＝in3-out3＝in3-out4；对于in4，in4-out1＝in4-out2＝in4-out3＝in4-out4。

图7为示出根据一些实施例的循环复用数字控制器的图式。根据一些实施例，710为n帧数据收集，其包含：帧1、帧2、帧3、……、帧n。根据一些实施例，720为dll输出端子相序。如上文所论述，dll输出端子相序为[1,2,3,…,n]、[n,1,2,3,…]、[n-1,n,1,2,…]……[2,3,4,…,n,1]。

图8a到8c为示出根据一些实施例的利用模拟具有和不具有偏斜的tdc的性能的图式。根据一些实施例，图8a中的横轴为时间输入轴，且纵轴为nd输出轴。图8a中的黑色曲线是对应于图8b的理想情况的模拟，且虚线曲线是对应于图8c的相位偏差模拟。图8b绘示无波动，而在模拟中，图8c绘示粗略1到粗略4的波动。

图9为示出根据一些实施例的时钟周期中的误差累积的表。根据一些实施例，如上文所论述，σ1+σ2+σ3+σ4＝2π≈0，竖直和水平相位误差累积为0。根据一些实施例，在周期1中，端子bit00接收误差累积为σ1的clk1，bit01接收误差累积为σ1+σ2的clk2，bit10接收误差累积为σ1+σ2+σ3的clk3，且bit11接收误差累积为σ1+σ2+σ3+σ4的clk4。在周期2中，时钟循环旋转，因此，端子bit00接收误差累积为σ4的clk4，bit01接收误差累积为σ4+σ1的clk1，bit10接收误差累积为σ4+σ1+σ2的clk2，且bit11接收误差累积为σ4+σ1+σ2+σ3的clk3。在周期3中，时钟进一步循环旋转，因此，端子bit00接收误差累积为σ3的clk3，bit01接收误差累积为σ3+σ4的clk4，bit10接收误差累积为σ3+σ4+σ1的clk1，且bit11接收误差累积为σ3+σ4+σ1+σ2的clk2。在周期4中，时钟进一步循环旋转，因此，端子bit00接收误差累积为σ2的clk2，bit01接收误差累积为σ2+σ3的clk3，bit10接收误差累积为σ2+σ3+σ4的clk4，且bit11接收误差累积为σ2+σ3+σ4+σ1的clk1。根据一些实施例，并参照图5，对于每一周期，一个dll输出可被循环移位到列锁存器。根据一些实施例，并参照图8，在n周期帧数据收集后，每一延迟组件的时序偏斜将会累积并被平均，因此，将改善tdc微分非线性度。如上文所论述，σ1+σ2+σ3+σ4＝2π≈0，因此，全部误差累积接近于零。

图10为示出根据一些实施例的时间-数字转换器(tdc)电路自校准方法的流程图。根据一些实施例，在步骤1010处，在每一帧数据采集中，tdc将飞行时间信号从spad阵列转换成深度信息；在步骤1020处，由具有多个(m)相位信号的全域dll和取样所述相位的逐列锁存器形成tdc；在步骤1030处，在每一帧数据收集中，利用循环复用器将全域dll输出端子重新路由到列tdc锁存器；以及在步骤1040处，收集多个数据帧且平均化tdc的非均一性。根据一些实施例，在步骤1030处，相位信号顺序可被以顺时针或逆时针移位。根据一些实施例，在步骤1030处，相位信号顺序在每一帧数据收集中移位至少一个固定数字的相位，所述固定数字可为一或一个大于一的整数。根据一些实施例，在步骤1030处，经过m帧数据收集后，所有的输入数据可形成一具有深度信息分布(depthinformationdistribution)的直方图，这被称为是“直方图方法”或“直方图”。根据一些实施例，dll延迟组件的相位变化可以被平均且因此可减小tdc的非均一性。根据一些实施例，在直方图方法中，暗记数(darkcountrate，dcr)与背景发光脉冲并不与雷射光源相关连，因此，这些脉冲产生一个分散的噪声基底。藉由使用阀值，举例而言，阀值为峰值的10％，tof峰可轻易的与噪声分离。且深度可藉由决定讯号测量的平均tof值得到。

根据一些实施例，公开一种用于基于单光子雪崩二极管(spad)的深度感测的自校准时间-数字转换器(tdc)集成电路。电路包含：具有多个以m行和n列布置的spad像素的spad矩阵，spad像素的每一列中的spad像素由列总线连接；具有n个缓存器和n个时钟信号的全域dll单元；以及用于从列tdc阵列接收图像信号的图像信号处理单元。根据一些实施例，电路还包含行控制单元，其配置成针对传输信号启用每一行中的一个spad像素。根据一些实施例，电路还包含循环n路复用器，其用于循环复用全域dll单元中的n个时钟信号。根据一些实施例，电路还包含具有n个tdc的列tdc阵列，每一tdc更包括计数器和锁存器，每一tdc的锁存器连接到用于循环复用的循环n路复用器。根据一些实施例，spad矩阵实施于第一层中，且列tdc阵列实施于与第一层不同的第二层中，每一列总线通过相应的混合接合连接到相应的列tdc。根据一些实施例，全域dll中的n个时钟信号中的每一个在给定的时间连接到列tdc阵列中的n个锁存器中的一个且仅一个，全域dll中的n个时钟信号中的每一个扫过n个时钟周期中的列tdc阵列中的所有n个锁存器。根据一些实施例，行控制单元实施于第二层中。根据一些实施例，全域dll单元实施于第二层中。根据一些实施例，循环n路复用器单元实施于第二层中。根据一些实施例，图像信号处理单元实施于与第一层和第二层不同的第三层中。

根据一些实施例，其中所述电路更包括：行控制单元，配置成针对传输信号启用每一行中的一个单光子雪崩二极管像素。

根据一些实施例，其中所述电路更包括：循环n路复用器，用于在所述全域延迟锁相环单元中循环复用n个时钟信号。

根据一些实施例，其中所述电路更包括：列时间-数字转换器阵列，具有n个时间-数字转换器，其中每一时间-数字转换器更包括计数器及锁存器，其中每一时间-数字转换器的所述锁存器连接到所述用于循环复用的循环n路复用器。

根据一些实施例，其中所述单光子雪崩二极管矩阵实施于第一层中，且所述列时间-数字转换器阵列实施于与所述第一层不同的第二层中，其中每一列总线通过相应的混合接合连接到相应的列时间-数字转换器。

根据一些实施例，其中所述全域延迟锁相环中的所述n个时钟信号中的每一个在给定的时间连接到所述列时间-数字转换器阵列中的n个锁存器中的一个且仅一个，其中所述全域延迟锁相环中的所述n个时钟信号中的每一个通过n个时钟周期中的所述列时间-数字转换器阵列中的所有n个锁存器扫描。

根据一些实施例，其中所述行控制单元实施于所述第二层中。

根据一些实施例，其中所述全域延迟锁相环单元实施于所述第二层中。

根据一些实施例，其中所述循环n路复用器单元实施于所述第二层中。

根据一些实施例，其中所述图像信号处理单元实施于与所述第一层及所述第二层不同的第三层中。

根据一些实施例，公开一种用于基于spad的深度感测的3d逐像素自校准tdc集成电路。电路包含：spad矩阵，具有多个以m行和n列布置的spad像素，实施于第一层中；行控制单元，配置成针对传输信号启用每一行中的一个且仅一个spad像素；全域dll单元，具有n个缓冲器和n个时钟信号；循环n路复用器，用于循环复用全域dll单元中的n个时钟信号以平均化相位变化；tdc矩阵，以m行和n列布置，实施于第一层下方的第二层中，每一tdc布置于相应的spad像素正下方，tdc通过混合接合连接到相应的spad像素；以及图像信号处理单元，用于从列tdc阵列接收图像信号。根据一些实施例，图像信号处理单元实施于第二层中。根据一些实施例，图像信号处理单元实施于第二层下方的第三层中。根据一些实施例，每一tdc通过tsv连接到图像信号处理单元。根据一些实施例，全域dll实施于第二层中。根据一些实施例，循环n路复用器单元实施于第二层中。根据一些实施例，每一tdc进一步包括计数器和锁存器，其中每一tdc的锁存器连接到用于循环复用的循环n路复用器。

根据一些实施例，公开一种用于基于单光子雪崩二极管的深度感测的3d逐像素自校准时间-数字转换器集成电路，所述电路包括：单光子雪崩二极管矩阵，具有多个以m行及n列布置的单光子雪崩二极管像素，实施于第一层中；行控制单元，配置成针对传输信号启用每一行中的一个且仅一个单光子雪崩二极管像素；全域延迟锁相环单元，具有n个缓冲器及n个时钟信号；循环n路复用器，用于在所述全域延迟锁相环单元中循环复用n个时钟信号以平均化相位变化；时间-数字转换器矩阵，以m行及n列布置，实施于所述第一层下方的第二层中，其中每一时间-数字转换器布置于相应的单光子雪崩二极管像素正下方，其中所述时间-数字转换器通过混合接合连接到所述相应的单光子雪崩二极管像素；以及图像信号处理单元，用于从所述列时间-数字转换器阵列接收图像信号。

根据一些实施例，其中所述图像信号处理单元实施于所述第二层中。

根据一些实施例，其中所述图像信号处理单元实施于所述第二层下方的第三层中。

根据一些实施例，其中每一时间-数字转换器通过tsv连接到所述图像信号处理单元。

根据一些实施例，其中所述全域延迟锁相环实施于所述第二层中。

根据一些实施例，其中所述循环n路复用器单元实施于所述第二层中。

根据一些实施例，其中每一时间-数字转换器更包括计数器及锁存器，其中每一时间-数字转换器的所述锁存器连接到用于循环复用的所述循环n路复用器。

根据一些实施例，公开一种用于时间-数字转换器(tdc)电路自校准的方法。方法包含以下步骤：在每一帧数据收集中，tdc将飞行时间信号从spad阵列转换成深度信息；由具有多个相位信号的全域dll和取样所述相位的逐列锁存器形成tdc；在每一帧数据收集中，利用循环复用器将全域dll输出端子重新路由到列tdc锁存器；收集多个数据帧；以及平均化tdc的非均一性。根据一些实施例，tdc的非均一性的平均化是通过直方图方法进行的。根据一些实施例，在重新路由全域dll输出端子的步骤中，相位信号顺序是顺时针移位的。根据一些实施例，在重新路由全域dll输出端子的步骤中，相位信号顺序是逆时针移位的。根据一些实施例，在重新路由全域dll输出端子的步骤中，相位信号顺序在每一帧数据收集中移位至少一个相位。根据一些实施例，在循环复用多个帧数据收集之后，所有输出数据形成具有深度信息分布的直方图。

根据一些实施例，公开一种用于时间-数字转换器电路自校准的方法，所述方法包括以下步骤：在每一帧数据收集中，时间-数字转换器将飞行时间信号从单光子雪崩二极管阵列转换成深度信息；由具有多个相位信号的全域延迟锁相环和取样所述相位的逐列锁存器形成时间-数字转换器；在每一帧数据收集中，利用循环复用器将所述全域延迟锁相环输出端子重新路由到列时间-数字转换器锁存器；收集多个数据帧；以及平均化时间-数字转换器的非均一性。

根据一些实施例，其中时间-数字转换器的所述非均一性的所述平均化是通过直方图方法进行的。

根据一些实施例，其中在重新路由所述全域延迟锁相环输出端子的步骤中，所述相位信号顺序是顺时针移位的。

根据一些实施例，其中在重新路由所述全域延迟锁相环输出端子的步骤中，所述相位信号顺序是逆时针移位的。

根据一些实施例，其中在重新路由所述全域延迟锁相环输出端子的步骤中，所述相位信号顺序在每一帧数据收集中移位至少一个相位。

根据一些实施例，在循环复用所述多个帧数据收集之后，所有输出数据形成具有深度信息分布的直方图。

前文概述若干实施例的特征以使得所属领域的技术人员可更好地理解本公开的一些实施例的各方面。所属领域的技术人员应了解，其可易于使用本公开的一些实施例作为设计或修改用于执行本文中所引入的实施例的相同目的和/或获得相同优势的其它过程和结构的基础。所属领域的技术人员还应认识到，此类等效构造并不脱离本公开的一些实施例的精神和范围，且其可在不脱离本公开的一些实施例的精神和范围的情况下在本文中进行各种改变、替代以及更改。