专利名称：定型机的速度同步控制器的制作方法
技术领域：
本实用新型涉及定型机设备，特别与一种定型机的速度同步控制器有关。
背景技术：
在定型机上使用的数字型速度同步控制器，具有开关量输入电路、光电隔离电路、 主控电路、时钟产生电路、计数器、D/A转换器、信号转换放大电路、同步放大单元和同步位 置检测。 其中的主控电路采用GAL类门陈列芯片来达到控制目的，然而，在工厂车间里，因 存在各种复杂的干扰信号和电压的波动，极易引起该控制电路中的GAL类门陈列芯片损 坏、烧毁。有时一个星期内会出现一到二次的损坏，造成车间设备停台事故，严重影响工厂 的正常生产安排。 该控制电路一般进口，且价格昂贵。目前国内有部分相应的替换件可替换，但价格 也不菲，一般都要在四五千以上。针对如此之高的维修成本和生产影响，对该控制电路的易 损部位进行线路改进。本案由此产生。
实用新型内容本实用新型的目的在于用普通电子器件组成的电路来替代用GAL芯片所构成的 主控电路，以实现定型机的速度同步控制器工作稳定且成本低。 为达到上述目的，本实用新型所采用的方案为 定型机的速度同步控制器，包括开关量输入电路、光电隔离电路、时钟产生电路、 两个计数器、数/模转换器、信号转换放大电路、同步放大单元、升降速状态控制电路、片选 电路；开关量输入电路连接到光电隔离电路，光电隔离电路通过升降速状态控制电路与两 个计数器、数/模转换器连接，且两个计数器连接在数/模转换器上；片选电路选择两个计 数器的工作状态；时钟产生电路连接在两个计数器上，提供时钟脉冲；数/模转换器连接信 号转换放大电路，最后输出。 所述的升降速状态控制电路包括一个晶体三极管、两个光电耦合器、一个非门和 若干个电阻；晶体三极管的发射极连接光电隔离电路，晶体三极管的集电极一边通过非门 和电阻连接到第一计数器的始能输入端，同时集电极还与光电隔离电路连接；晶体三极管 的基极通过电阻连接到第二计数器输出端的高位；两个光电耦合器并联在光电隔离电路 上，且与计数器的加减计数端U/D相连。 所述的片选电路主要为一个晶体三极管连接电阻组成，晶体三极管的发射极接 地，集电极连接第一计数器和第二计数器的预置控制端PL，基极通过电阻连接进位输出端 TC。 采用上述方案后，原来的GAL芯片所构成的主控电路可以由升降速状态控制电路 和片选电路来替代，这样避免了GAL芯片在各种复杂的干扰信号和电压的波动，引起损坏、 烧毁。本实用新型工作稳定，能保证车间正常生产，且成本低。
图1是本实用新型的功能模块图； 图2是本实用新型的电路图。
具体实施方式如图1和图2所示，本实用新型的开关量输入电路3具有升速UP、降速D0WN、复位 RST和接地COM四个端。光电隔离电路4具有三个光电耦合器PCl-l、PCl-2和PCl-3。三个 光电耦合器PC1-1、 PC1-2和PC1-3的1脚通过电阻连接+12V电源，2脚分别连接升速UP、 降速DOWN、复位RST端，3脚连接+5V电源。 本实用新型采用晶体三极管Ql 、光电耦合器PC-A和PC-B，和电阻R50、电阻R51和 门电路U2A构成一个升降速控制电路1。 本实施例中的非门U2A直接利用的是定型机的速度同步控制器中采用的门电路 芯片TC4584BP中的一个门，即管脚8和管脚9。晶体三极管Ql的发射极连接光电耦合器 PC1-1的4脚，晶体三极管Q1的集电极一边通过门电路U2A和电阻R51连接到第一计数器 U3的始能输入端CE。同时晶体三极管Ql的集电极还与光电耦合器PCl-2的4脚连接。晶 体三极管Q1的基极通过电阻R50连接到第二计数器U4输出端的高位Q3。光电耦合器PC-A 和PC-B并联在光电隔离电路4中的光电耦合器PC1-1、 PC1-2和PC1-3上，且光电耦合器 PC-A的4脚和光电耦合器PC-B的3脚相连，相连后与第一计数器U3和第二计数器U4的加 减计数端U/D连接。 片选电路2主要为一个晶体三极管Q2连接电阻R53组成。晶体三极管Q2的发射 极接地，集电极连接第一计数器U3和第二计数器U4的预置控制端PL，晶体三极管Q2的基 极通过电阻R53连接进位输出端TC。 时钟产生电路6为常见时钟电路，具体结构不做阐述。时钟产生电路6连接在第 一计数器U3和第二计数器U4的时钟脉冲输入端CP。 第一计数器U3和第二计数器U4的数据输出端连接数/模转换器U5的数据输入 端。运放芯片LM358及外围电路构成信号转换放大电路5，数/模转换器U5的输出端连接 运放芯片LM358的输入端。 本实用新型工作原理为 当在停机状态下，开关量输入电路3复位RST闭合，光电耦合器PCl-3开通，第一 计数器U3和第二计数器U4的复位端MR呈高电平被复位，在信号转换放大电路5输出端 OUT为最低。 当开机后，开关量输入电路3复位RST断开，光电耦合器PC1-3关闭，第一计数器
U3和第二计数器U4的复位端MR呈低电平，解除复位，等待其他命令的输入。 当要升速时，开关量输入电路3的升速UP接通，光电耦合器PC1-1开通，4脚输
出高电平，由于晶体三极管Ql的基极为低电平而开通，高电平经门电路U2A反相变成低电
平，使第一计数器U3的始能端CE呈低电平，允许计数；同时，并接的光电耦合器PC-A开通，
PC-A的4脚为高电平，使第一计数器U3和第二计数器U4加减计数端U/D呈高电平，进行加
计数，即升速。[0023] 而第二计数器U4的始能端CE来自第一计数器U3的进位输出端TC的高电平，禁 止第二计数器U4计数，在没有达到计数满之前，第一计数器U3进位输出端TC 一直为高电 平；当第一计数器U3达到计数满时，第一计数器U3进位输出端TC输出一个低电平，解除第 二计数器U4的计数，由第二计数器U4接续加计数(升速)。即第一计数器U3每计数满一 次，第一计数器U3进位输出端TC输出一个低电平，则第二计数器U4接续加计数一次，直到 第二计数器U4计数满为止。当第二计数器U4计数到第一计数器U3输出端为高电平时，相 连的晶体三极管Ql被关断，阻止升速的继续。 当要减速时，按下降速D0WN，光电耦合器PCl-2开通，光电耦合器PC1-2的4脚输 出高电平，经门电路U2A反相变成低电平，使第一计数器U3的始能端CE呈低电平，允许计 数。同时，并接的光电耦合器PC-B开通，光电耦合器PC-B的3脚变为低电平，使第一计数 器U3和第二计数器U4的加减计数端U/D呈低电平，进行减计数，即降速。 减速时同上面的升速相反顺序进行。当减数到第一计数器U3全为0时，进位输出 端TC输出一个低电平，控制第二计数器U4继续减计数，同时，当第二计数器U4全为0输出， 即将进入翻转之前时，第二计数器U4的进位输出端TC输出一个高电平，使晶体三极管Q2 关断，第一计数器U3、第二计数器U4的预置控制端PL呈高电平，状态全被预置成0，因为第 一计数器U3、第二计数器U4的各数据输入端都是接地的。
权利要求定型机的速度同步控制器，包括开关量输入电路、光电隔离电路、时钟产生电路、两个计数器、数/模转换器、信号转换放大电路、同步放大单元，其特征在于定型机的速度同步控制器还包括升降速状态控制电路、片选电路；开关量输入电路连接到光电隔离电路，光电隔离电路通过升降速状态控制电路与两个计数器、数/模转换器连接，且两个计数器连接在数/模转换器上；片选电路选择两个计数器的工作状态；时钟产生电路连接在两个计数器上，提供时钟脉冲；数/模转换器连接信号转换放大电路，最后输出。
2. 如权利要求1所述的定型机的速度同步控制器，其特征在于所述的升降速状态控 制电路包括一个晶体三极管、两个光电耦合器、一个门电路和若干个电阻；晶体三极管的发 射极连接光电隔离电路，晶体三极管的集电极一边通过门电路和电阻连接到第一计数器的 始能输入端，同时集电极还与光电隔离电路连接；晶体三极管的基极通过电阻连接到第二 计数器输出端的高位；两个光电耦合器并联在光电隔离电路上，且与计数器的加减计数端 U/D相连。
3. 如权利要求1所述的定型机的速度同步控制器，其特征在于所述的片选电路主要 为一个晶体三极管连接电阻组成，晶体三极管的发射极接地，集电极连接第一计数器和第 二计数器的预置控制端PL，基极通过电阻连接进位输出端TC。
专利摘要本实用新型主要公开了一种定型机的速度同步控制器，包括开关量输入电路、光电隔离电路、时钟产生电路、两个计数器、数/模转换器、信号转换放大电路、同步放大单元、升降速状态控制电路、片选电路。开关量输入电路连接到光电隔离电路，光电隔离电路通过升降速状态控制电路与两个计数器、数/模转换器连接，且两个计数器连接在数/模转换器上。片选电路选择两个计数器的工作状态。数/模转换器连接信号转换放大电路，最后输出。本实用新型具有工作稳定、成本低的特点。
文档编号G05B11/14GK201464837SQ20092011567
公开日2010年5月12日 申请日期2009年3月19日 优先权日2009年3月19日
发明者徐国军, 徐荣兴, 陈 峰, 鲁华峰 申请人:徐卫东