专利名称：基准信号产生器及其方法和系统的制作方法
技术领域：
本发明涉及半导体电路，尤其涉及一种基准信号产生器及其方法和系统。
背景技术：
在模数转换器(analog-to-digital converters，ADC)应用中，基准信号产生生器 是一个重要的部件。基准信号产生器用来产生和保持一个期望的恒定参考电压以作为ADC 实现精确的模数转换。在模数转换器中，通过使用开关电容负载技术，提供一个与转换电路 相匹配的基准电压(或参考电压)。由于基准电压的产生直接涉及模数转换计算，基准电压产生中出现的错误将导 致ADC性能的降低，如信噪比(Signal-to-Noise Ratio, SNR)或等等有效位(Equivalent Number ofBits，ΕΝ0Β)。性能恶化的主要误差来自于开关过程中不完全建立和电源噪声。 较差的电源纹波抑制将会进一步加剧电源纹波噪声干扰影响。为改善基准信号产生器的电源纹波抑制比(high power supply rejectionratio, PSRR)，可以采用大退耦电容，和/或在基准信号产生器中采用片外电容 器。尽管如此，此类技术可能会带来增加芯片面积的高成本，一些附加的芯片引脚，增加电 路复杂性，和增加片外器件。
发明内容
本发明实施例提供一种基准信号产生器及其方法和系统。本发明实施例一方面提供一种基准信号产生器用于在其第一输出端和第二输出 端之间产生差分基准电压，包括第一跟随晶体管和第二跟随晶体管；第一跟随晶体管包 括第一控制节点、与第一输出端电性连接的第一跟随节点和第一电压源节点；第二跟随 晶体管包括第二控制节点、与第二输出端电性连接的第二跟随节点和第二电压源节点； 第一电压降电路电性连接在电路电源节点和第二电源供应节点之间；第一电压降电路偏置 设置，使得电路电源节点和第二电压源节点之间的电压大于电路电源节点和第一电压源节 点之间的电压；也使得电路电源节点和第二电压源节点之间的电压大于电路电源节点和第 一控制节点之间的电压。本发明实施例另一方面提供一种用于产生差分基准电压的系统，用于用于在其第 一输出端和第二输出端之间产生差分基准电压，包括放大器、第一跟随晶体管、第二跟随 晶体管、第三跟随晶体管、第四跟随晶体管和偏置电路；放大器具有第一正向输出路径、第 二正向输出路径，第一反馈输入路径和第二反馈输入路径；第一跟随晶体管包括电性连接于第一正向输出路径中的控制节点和电性连接于 第一反馈输入路径的跟随节点；第二跟随晶体管包括电性连接于第二正向输出路径中的控制节点和电性连接于 第二反馈输入路径的跟随节点；第三跟随晶体管包括电性连接于第一正向输出路径中的控制节点和电性连接于第一输出端的跟随节点；第四跟随晶体管包括电性连接于第二正向输出路径中的控制节点和电性连接于 第二输出端的跟随节点；和偏置电路用于提供处于第一跟随晶体管和第二跟随晶体管电压源节点之间的偏 置电压；并提供处于第三跟随晶体管和第四跟随晶体管电压源节点之间的相应的偏置电 压。
本发明实施例另一方面提供一种用于产生差分基准电压的方法，包括以下步骤从第一晶体管的第一跟随节点和第二晶体管的第二跟随节点之间驱动输出差分 基准电压；其中，该差分基准电压用于使得来自于第一晶体管的第一跟随节点的参考电压 小于来自于第二晶体管的第二跟随节点的参考电压；提供来自于第二晶体管的电压源节点的参考电压电压降；和调节该电压降使得从参考电源到差分基准电压输出中传输的信号能量最小。本发明实施例通过上述方法和装置，进而获得了高PSRR值和/或在输出参考电压 节点上得到的宽带低输出阻抗，进而减少了差分基准信号产生器的误差。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可 以根据这些附图获得其他的附图。图1为本发明实施例一种差分参考信号产生器电路图；图2为本发明实施例产生的差分参考信号示意图；图3为本发明实施例另外一种差分参考信号产生器电路图；图4为本发明实施例另外一种差分参考信号产生器电路图；图5为本发明实施例电路中的偏置电压电路；图6为本发明实施例电路中的栅极偏压电路；和图7为本发明实施例一种使用差分参考信号产生器的系统示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。本发明实施例提供的一种差分参考电压可以由开环电路中的源跟随晶体管 (source follower transistors)产生，该源跟随三极管通过复制偏置电路(r印lica-bias circuit)进行偏置。该复偏置电路包括一个差分放大器和设置于反馈环路中的复制源跟 随跟随晶体管对。一种电压降电路(A voltage drop circuit)被串联电性连接在至少一 个源跟随跟随晶体管上。可选的，基准电压产生器被集成与集成电路芯片内部(片内)进 而可以快速设置，并具有较高的电源纹波抑制比(high power supply rejection ratio,PSRR)。
如图1所示，本发明实施例提供一种差分电压电路100。该差分电压电路100的输 出端为VMfp和VMfn的差分输出。差分电压电路100包括差分放大器102、开环源跟随晶体 管Mp、Mn,复偏晶体管Mp^ Mnr,和电压降电路112、114。晶体管Mlff,、Mnr, Mp和Mn分别由电流 源104、106、108和110进行偏置。开环源跟随晶体管Mp、Mn，和复偏晶体管1^
的阈值电压由差分放大器102的输 出电压Vdp和Vdn驱动。复偏晶体管Mn的源极通过控制节点Vfn和Vfp反馈作用于差分 放大器102上。差分放大器102与复偏晶体管Mp,、Mm形成反馈环路，进而可以通过控制节 点Vfn和Vfp影响输入电压VMf。可以理解，环路反馈机制可以通过控制节点Vfn和Vfp影响 输入电压VMf，进而作用于差分电压电路100的输出Vrefp和VMfn。可选的，可以通过调节环 路中的增益、直流偏置和反馈因子，进而通过控制节点Vfn和Vfp给输入参考电压VMf提供成 比例的偏移量。同时，由于开环源跟随晶体管&、Mn处于反馈环路外围，开环源跟随晶体管 15、1^可以瞬时响应。本发明实施例中，可选的，开环源跟随晶体管Mp、Mn，和复偏晶体管Μ" Mnr的尺寸 (宽长比)和偏置电流相匹配。可选的，开环源跟随晶体管Mp、Mn，的宽长比N倍于复偏晶体 管M1^Mnr的宽长比。可以理解N为大于0的整数。本发明实施例中，电压降电路112被电性连接在电源电压Vdd和复偏晶体管Mnr的 漏极之间；电压降电路114被电性连接在电源电压Vdd和开环源跟随晶体管Mn的漏极之间。 通过电压降电路112和114产生的偏置电压Vadj，提高了 PSRR。本发明实施例中，选择偏置 电压Va(U，使得复偏晶体管Mlff的漏源电压与复偏晶体管Mp的漏源电压大致相等，开环源跟 随晶体管Mp的漏源电压与开环源跟随晶体管Mp的漏源电压大致相等。可选的，Vatu可以用 来确定差分电压电路100的最大的PSRR值，也可以用来确定差分电压电路100的其他合适 的PSRR值。如图2所示的差分电压原理图，本发明实施例中，通过放大器输入的V。m端，可以提 供共模参考电压信号。参考电压可以在差分电压电路100的输出电压VMfp和Vrefn之间浮 动。本发明实施例中，共模电压V。m可以设置为电源电压Vdd的一半(Vdd/2)。可选的，根据 使用需求，共模电压V。m可以设置为电源电压Vdd，或者通过使用一个固定的参考电压，例如 使用带隙参考电压。如图3所示，本发明另一实施例所示的基准电压产生器300中，参考电压产生模块 (VrefGen block) 302将带隙电压Vbg作为输入信号，并生成单端输出的参考电压V,ef，该参 考电压Vref作为最大范围的差分电压输出。本发明实施例中，参考电压产生模块302可以 采用现有技术手段实现，比如采用梯形电阻(resistorladder)，参考电压Vref可以通过共 模电压V。m转换为差分电压。本发明实施例中，共模电压V。m可以设置为电源电压Vdd(Vdd)的 一半(Vdd/2)。可选的，根据使用需求，共模电压V。m可以设置为电源电压Vdd，或者通过使用 一个固定的参考电压，例如使用带隙参考电压。本发明实施例中，通过单位增益电阻反馈反向放大器304产生参考电压。当由源 跟随晶体管Mlp和Mln用于减轻跨导放大器(Operational-transconductanceamplifier, 0ΤΑ) 308的高输出阻抗进而进行单位增益电阻反馈时，放大器304内部的OTA 308用于提供 直流增益。本发明实施例中，OTA 308作为共模反馈模式，和/或共模输出电压控制中的全差分放大器。可选的，也可以使用非单位增益电阻反馈。进一步的，OTA 308也可以替换为 其他放大器拓扑结构，例如运算放大器等。差分电压输出Vrefp和Vrefn可以由输出模块306中的源跟随晶体管Mlp和Mln构成 的源跟随对输出。源跟随晶体管Mlp和Mln的栅偏压镜像于环路中的源跟随晶体管Mlps和 Mlns的栅偏压。本发明实施例中，输出模块306中的源跟随晶体管Mlp和Mln的尺寸十倍于 环路中的源跟随晶体管Mlps和Mlns的尺寸。可选的，输出模块306中的源跟随晶体管Mlp和 Mln的尺寸也可以数倍于环路中的源跟随晶体管Mlps和Mlns的尺寸。本发明实施例中，通过 保持环路外的输出模块306中的源跟 随晶体管Mlp和Mln的调节，输出参考电压的带宽可以 不由跨导放大器OTA中的射频源跟随反馈回路的带宽所限制，进而可以通过调整源跟随晶 体管Mlp和Mln的尺寸和偏置电压，获得有较宽带宽的特性和较低输出阻抗的输出信号。同 时，由于源跟随晶体管Mlp和Mln的栅偏压镜像于环路中的源跟随晶体管Mlps和Mlns的栅偏 压，所得到的差分参考电压信号水准也可以得到保持。如图3所示，直流偏置电压Vadj可以由源跟随路径中(Mln)的负极端引入，进而 NMOS (N沟道金属-氧化物-半导体集成电路)中晶体管的Mlp和MlnMln漏源电压Vds大致 相同。例如，本发明实施例中，Vadj Vref。可选的，Vadj可以大于或小于Vref。本发明实施例 中，漏源电压Vds的对称性提高了基准信号产生器300的PSRR性能。同样的直流偏置电压 Vref也适用于源跟随晶体管Mlns电路中，进而提高了源跟随晶体管对(Mlp，Mln)和(Mlps，Mlns) 的镜像精确性。可选的，不同的直流偏置电压可应用于源极跟随晶体管Mlns中。如图4所示，本发明另一实施例揭露了基准电压产生器400。直流电压Vadj是通过 连接在源跟随晶体管电路中的负输出端的电阻产生。例如连接在晶体管Mlns上的电阻R和 连接在Mln上的电阻R/10。本实施例中，可以通过公式Vref = I1XR,选择所使用的电阻。由 M2n或M2ns构成的共源共栅级(cascode stage)串联接入电阻和NMOS器件(Mln或Mlns)中， 以减少Mln或Mlns在漏极节点上的阻抗。本发明实施例也提供了低电压操作模式。所有的NMOS管使用两个源跟随对，例 如，Mlp, Mln, Mlps, Mlns, M2p, M2n, M2ps, M2ns、都为具有较低阈值电压的耗尽型NMOS管(native NM0S)。例如阈值电压为0V。本实施例使用较低阈值电压的耗尽型NMOS管时，也可以不需 要激励电压源。可选的，本发明实施例中，所使用的激励电压源可以使用其他特殊的规范。 另外NMOS管可用于其他设备所替换，例如，P沟道金属_氧化物_半导体集成电路(PMOS) 或晶体三极管(BJT)。如图5所示，在晶体管Mln和Mlns的漏极节点上得到的有效阻抗可以大致计算为
R 1--+——
S m”o S m其中，R为连接在晶体管上的电阻值，是晶体管的输出阻抗，8111是晶体管的跨导 系数。进而可以通过改变共源共栅级(cascode stage)增益gmr。调节电阻R。本发明实施 例中，通过高速调节频率，低电阻R可以减少基准信号产生器的阻抗的峰值。为保持正向输 出路径和负向输出路径的对称，可以参考图4，NMOS器件(M2l^PM2ps)被置于正向输出路径 中。本发明实施例中，NMOS器件(M2p和M2ps)的尺寸与NMOS器件(M2n和M2ns)的尺寸相同。 可选的，使用其他尺寸的NMOS器件(M2l^PM2ps)可以忽略。如图6所示，为本发明实施例中共源共栅级M2n或/和M2ns的栅极偏置电压Vb产生示意图。通过选择适当的R。s和Ios，M2n或/和M2ns的栅极偏置电压可被设置为 _] Vb = Vw-Vref = Vdd-IosXRos其中，Vdd是电源电压，Ros是偏置电阻，Ios是偏置电流。图中的旁路电容C。s连接于M2n或/和M2ns栅极和地端之间，通过在高频时，提供交流地接入，保持一个共栅极连接。R。s和Ios形成一个低通滤波器，以削弱M2n和/或M2ns的 栅极产生的电流噪声。为保持正负输出路径对称，如图4所示，M2p和/或M2ps，的栅极匹配 设置相同的R。s和C。s。可选的，本发明实施例中，Vdd= 1.8V(伏特)，Vref = 600mV，(毫伏)I。s = 20 μ A(微 安)，and Ros = 30K Ohms (欧姆)，R = 4000hms (欧姆)，I1 = 1. 5mA(毫安)，输出级电流 SdOXI1 = ISmAn旁路电容C。s可以设置为IOpF(皮法)以提供M2n和/或M2ns的栅极的 交流地信号。进而，基准电压产生器可以提供200Ms/s(采样率)的模数转换器ADC的参考 电压。可选的，本发明实施例不限于上述给定的特定值。如图7所示，本发明实施例提供了一种模数转换电路ADC系统，该系统使用差分电 压产生器400进而提供给模数转换电路702 —个参考信号。本发明实施例中，模数转换电 路702可以是一个高速、高精度的模数转换电路。可选的，本发明差分基准电压提供电路可 以用于提供差分基准电压给类似高速、高精度的模数转换电路的电路使用。本发明实施例中，提供一种电路，该电路用于在第一输出端和第二输出端产生差 分基准电压，该电路包括第一跟随晶体管和第二跟随晶体管。第一跟随晶体管包括第一控制节点、与第一输出端电性连接的第一跟随节点和 第一电压源节点；第二跟随晶体管包括第二控制节点、与第二输出端电性连接的第二跟随节点和 第二电压源节点。第一电压降电路电性连接在电路电源节点和第二电源供应节点之间。第一电压降电路偏置设置，进而使得电路电源节点和第二电压源节点之间的电压 大于电路电源节点和第一电压源节点之间的电压；也使得电路电源节点和第二电压源节点 之间的电压大于电路电源节点和第一控制节点之间的电压。本发明实施例中，第一电压降电路还可以包括共源共栅晶体管(也可以称为串 联晶体管)。可选的，第一跟随晶体管和第二跟随晶体管共同作用于开环电路中。第一控制 节点和第二控制节点可以被一种复偏置电路所偏置。可选的，第一电压降电路偏置设置，进 而使得第一电压源节点和第一跟随节点之间的电压与第二电压源节点和第二跟随节点之 间的电压大致相同。进一步的，第一电压降电路偏置设置，进而使得实质上减小了电路电源 到基准电压输出的信号能量。本发明实施例还提供一种电路，该电路包括电性连接在第一控制节点和第二控 制节点之间的驱动电路。本发明是实施例中，驱动电路包括放大器，该放大器具有第一输 入端、第二输入端、第一放大输出端和第二放大输出端。第一放大输出端电性连接于第一控 制节点上；第二放大输出端电性连接于第二控制节点上。可选的，该电路还包括第三跟随 晶体管和第四跟随晶体管。第三跟随晶体管具有电性连接至第一放大输出端的第三控制节 点、电性连接至第一输入端的第三跟随节点和第三电压源节点。第四跟随晶体管具有连接 至第二放大输出端的第四控制节点、电性连接至第二输入端的第四跟随节点和第四电压源节点。本发明实施例中，该电路还具有第二电压降电路，该第二电压降电路用于电性连 接于一个参考电压节点和第四电压源节点之间。进一步的，该参考节点包括前述的电路电 源节点。本发明实施例中，第一跟随晶体管、第二跟随晶体管、第三跟随晶体管和第四跟随 晶体管全部为MOS (金属氧化物半导体)晶体管。其中，第一控制节点、第二控制节点、第三 控制节点和第四控制节点为MOS晶体管的栅极；第一跟随节点、第二跟随节点、第三跟随节 点和第四跟随节点为MOS晶体管的源极；第一电压源节点、第二电压源节点、第三电压源节 点和第四电压源节点为MOS晶体管的漏极。可选的，前述电路为集成电路。结合图1-图7， 可以理解，第一电压源节点、第二电压源节点、第三电压源节点和第四电压源节点可以电性 连接于电路电源节点上，以提供电流。可以理解，上述实施例中，第一电压源节点可以为图 1中的Mp，第二电压源节点可以为图1中的Mn，第三电压源节点可以为图1中的Μ"第四电 压源节点可以为图1中的Mm。
本发明实施例还提供一种用于产生参考电压的系统和方法。包括提供一个具有第 一正向输出路径、第二正向输出路径，第一反馈输入路径和第二反馈输入路径的放大器。第 一跟随晶体管和第三跟随晶体管的控制节点电性连接于第一正向输出路径中。第二跟随晶 体管和第四跟随晶体管的控制节点电性连接于第二正向输出路径中。第一跟随晶体管和第 二跟随晶体管的跟随节点分别电性连接于第一反馈输入路径和第二反馈输入路径中。第三 跟随晶体管和第四跟随晶体管的跟随节点分别电性连接于参考电压的系统的输出端，可选 的，参考电压的系统的输出端分别为差分信号的第一输出端和第二输出端，用于产生系统 差分基准电压。一个偏置电路用于提供处于第一跟随晶体管和第二跟随晶体管电压源节点 之间的偏置电压；并提供处于第三跟随晶体管和第四跟随晶体管电压源节点之间的相应的 偏置电压。可以理解，本实施例中的第一跟随晶体管和第二跟随晶体管可以对应于前面实 施例中所述的第三跟随晶体管和第四跟随晶体管，本实施例中的第二跟随晶体管和第三跟 随晶体管可以对应于前面实施例中所述的第一跟随晶体管和第二跟随晶体管。本实施例中 的第一跟随晶体管和第二跟随晶体管等“第一” “第二”等的限定只是用于清楚区别不同的 晶体管。本发明实施例还提供一种偏置电路，包括第一共源共栅晶体管、第二共源共栅晶 体管、第三共源共栅晶体管和第四共源共栅晶体管。该第一共源共栅晶体管电性连接于第 一跟随电路的电压源节点上。该第二共源共栅晶体管电性连接于第二跟随电路的电压源节 点上。该第三共源共栅晶体管电性连接于第三跟随电路的电压源节点上。该第四共源共栅 晶体管电性连接于第四跟随电路的电压源节点上。本发明实施例中，偏置电路进一步包括 连接到第一共源共栅晶体管电压源节点的第一电阻、连接到第三共源共栅晶体管电压源节 点的第二电阻、第一RC(阻容)低通滤波器，和连接于第一共源共栅晶体管控制节点的电流 源。该偏置电路进一步包括连接于第二共源共栅晶体管控制节点的第二 RC(阻容)低通 滤波器、第三RC(阻容)低通滤波器、连接于第三共源共栅晶体管控制节点的电流源，和连 接于第四共源共栅晶体管控制节点的第四RC(阻容)低通滤波器。本发明实施例提供的放大器包括差分跨导放大器 OTA(differentialoperational transconductance amplifier),禾口电阻反馈网络。该差分跨导放大器连接至第一正向输出路径和第二正向输出路径。该电阻反馈网络电性连接至第 一反馈输入路径和第二反馈输入路径。
本发明实施例中，第一跟随晶体管、第二跟随晶体管、第三跟随晶体管和第四跟随 晶体管全部为MOS晶体管。第一共源共栅晶体管、第二共源共栅晶体管、第三共源共栅晶体 管和第四共源共栅晶体管也全部为MOS晶体管。第一跟随晶体管、第二跟随晶体管、第三跟 随晶体管、第四跟随晶体管、第一共源共栅晶体管、第二共源共栅晶体管、第三共源共栅晶 体管和第四共源共栅晶体管的控制节点为晶体管的栅极。第一跟随晶体管、第二跟随晶体 管、第三跟随晶体管、第四跟随晶体管、第一共源共栅晶体管、第二共源共栅晶体管、第三共 源共栅晶体管和第四共源共栅晶体管的跟随节点为晶体管的源极。第一跟随晶体管、第二 跟随晶体管、第三跟随晶体管、第四跟随晶体管、第一共源共栅晶体管、第二共源共栅晶体 管、第三共源共栅晶体管和第四共源共栅晶体管的电压源节点为晶体管的漏极。可选的， 第一跟随晶体管、第二跟随晶体管、第三跟随晶体管和第四跟随晶体管全部为耗尽性的MOS 晶体管。第一共源共栅晶体管、第二共源共栅晶体管、第三共源共栅晶体管和第四共源共栅 晶体管全部为耗尽性的MOS晶体管。本发明实施例提供一种产生差分基准电压的的方法，包括从第一晶体管的第一 跟随节点和第二晶体管的第二跟随节点之间驱动输出差分基准电压；该差分基准电压用于 使得来自于第一晶体管的第一跟随节点的参考电压小于来自于第二晶体管的第二跟随节 点的参考电压。该方法进一步包括提供一种来自于第二晶体管的电压源节点提供的参考 电压电压降；调节该电压降使得从参考电源到差分基准电压输出中传输的信号能量最小。本发明实施例中，第一晶体管、第二晶体管为MOS晶体管。第一跟随节点和第二跟 随节点为晶体管的源极，第二晶体管电压源节点为晶体管的漏极。本发明实施例中，产生差分基准电压的的方法还包括在第一晶体管的控制节点 和第二晶体管的控制节点之间产生一个第一差分基准电压。可选的，该步骤进一步包括通 过放大器，驱动第一复制晶体管的控制节点和第二复制晶体管的控制节点生成第一差分基 准电压；从第一复制晶体管和第二复制晶体管的跟随节点中提供反馈给至少一个放大器的 输入端；在一个开环的电路结构中驱动第一晶体管和第二晶体管。本发明实施例的有益效果包括获得的高PSRR值和/或在输出参考电压节点上得 到的宽带低输出阻抗，进而减少了差分基准信号产生器的误差。可以理解，通过高PSRR值， 减少了电源噪声引起的误差；通过宽带低输出阻抗输出特性，减少了在电路转换过程中产 生的电压峰值毛刺，进而允许相关电路更好的适用范围。本发明实施例的有益效果进一步包括本发明提供的基准电压产生器根据引入固 定基准电压电路，例如带隙电压产生器，进而可以输出一个全范围的差分基准电压VM，并且 该基准电压\e对工艺、电压范围和温度系数不敏感。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以 通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质 中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁 碟、光盘、只读存储记忆体(Read-Only Memory, ROM)或随机存储记忆体(Random Access Memory, RAM)等。以上所述仅为本发明的几个实施例，本领域的技术人员依据申请文件公开的可以对本发明进行各 种改动或变型而不脱离本发明的精神和范围。
权利要求
一种基准信号产生器用于在其第一输出端和第二输出端之间产生差分基准电压，其特征在于，包括第一跟随晶体管和第二跟随晶体管；第一跟随晶体管包括第一控制节点、与第一输出端电性连接的第一跟随节点和第一电压源节点；第二跟随晶体管包括第二控制节点、与第二输出端电性连接的第二跟随节点和第二电压源节点；第一电压降电路电性连接在电路电源节点和第二电源供应节点之间；第一电压降电路偏置设置，使得电路电源节点和第二电压源节点之间的电压大于电路电源节点和第一电压源节点之间的电压；也使得电路电源节点和第二电压源节点之间的电压大于电路电源节点和第一控制节点之间的电压。
2.根据权利要求1所述的基准信号产生器，其特征在于，还包括连接至第一控制节点 和第二控制节点的驱动电路。
3.根据权利要求2所述的基准信号产生器，其特征在于，所述驱动电路进一步包括放 大器、第三跟随晶体管和第四跟随晶体管；放大器，该放大器具有第一输入端、第二输入端、第一放大输出端和第二放大输出端； 其中，第一放大输出端电性连接于第一控制节点上；第二放大输出端电性连接于第二控制 节点上；第三跟随晶体管具有电性连接至第一放大输出端的第三控制节点、电性连接至第一输 入端的第三跟随节点和第三电压源节点；第四跟随晶体管具有连接至第二放大输出端的第四控制节点、电性连接至第二输入端 的第四跟随节点和第四电压源节点。
4.根据权利要求3所述的基准信号产生器，其特征在于，所述驱动电路进一步包括连 接于一参考电源节点和第四电压源节点的第二电压降电路。
5.根据权利要求4所述的基准信号产生器，其特征在于，所述参考电源节点为电路电 源节点。
6.根据权利要求3所述的基准信号产生器，其特征在于，第一跟随晶体管、第二跟随 晶体管、第三跟随晶体管和第四跟随晶体管全部为MOS晶体管；其中，第一控制节点、第二 控制节点、第三控制节点和第四控制节点为MOS晶体管的栅极；第一跟随节点、第二跟随节 点、第三跟随节点和第四跟随节点为MOS晶体管的源极；第一电压源节点、第二电压源节 点、第三电压源节点和第四电压源节点为MOS晶体管的漏极。
7.根据权利要求1所述的基准信号产生器，其特征在于，所述第一电压降电路是共源 共栅晶体管。
8.根据权利要求1所述的基准信号产生器，其特征在于，所述第一跟随晶体管和所述 第二跟随晶体管共同作用于开环电路中。
9.根据权利要求1所述的基准信号产生器，其特征在于，通过一复制偏置电路对第一 控制节点和第二控制节点进行偏置。
10.根据权利要求1所述的基准信号产生器，其特征在于，第一电压降电路偏置设置使 得第一电压源节点和第一跟随节点之间的电压与第二电压源节点和第二跟随节点之间的 电压大致相同。
11.根据权利要求1所述的基准信号产生器，其特征在于，第一电压降电路偏置设置用 于减小电路电源到基准电压输出的信号能量。
12.一种用于产生差分基准电压的系统，用于用于在其第一输出端和第二输出端之间 产生差分基准电压，其特征在于，包括放大器、第一跟随晶体管、第二跟随晶体管、第三跟 随晶体管、第四跟随晶体管和偏置电路；放大器具有第一正向输出路径、第二正向输出路径，第一反馈输入路径和第二反馈输 入路径；第一跟随晶体管包括电性连接于第一正向输出路径中的控制节点和电性连接于第一 反馈输入路径的跟随节点；第二跟随晶体管包括电性连接于第二正向输出路径中的控制节点和电性连接于第二 反馈输入路径的跟随节点；第三跟随晶体管包括电性连接于第一正向输出路径中的控制节点和电性连接于第一 输出端的跟随节点；第四跟随晶体管包括电性连接于第二正向输出路径中的控制节点和电性连接于第二 输出端的跟随节点；和偏置电路用于提供处于第一跟随晶体管和第二跟随晶体管电压源节点之间的偏置电 压；并提供处于第三跟随晶体管和第四跟随晶体管电压源节点之间的相应的偏置电压。
13.根据权利要求12所述的系统，其特征在于，偏置电路还包括第一共源共栅晶体 管、第二共源共栅晶体管、第三共源共栅晶体管和第四共源共栅晶体管；第一共源共栅晶体管电性连接于第一跟随电路的电压源节点上； 第二共源共栅晶体管电性连接于第二跟随电路的电压源节点上； 第三共源共栅晶体管电性连接于第三跟随电路的电压源节点上； 第四共源共栅晶体管电性连接于第四跟随电路的电压源节点上。
14.根据权利要求13所述的系统，其特征在于，偏置电路进一步包括连接到第一共源共栅晶体管电压源节点的第一电阻、连接到第三共源共栅晶体管电 压源节点的第二电阻、第一 RC低通滤波器，和连接于第一共源共栅晶体管控制节点的电流 源，连接于第二共源共栅晶体管控制节点的第二 RC低通滤波器、第三RC低通滤波器、连接 于第三共源共栅晶体管控制节点的电流源，和连接于第四共源共栅晶体管控制节点的第四 RC低通滤波器。
15.根据权利要求13所述的系统，其特征在于，放大器进一步包括差分跨导放大器和 电阻反馈网络；差分跨导放大器连接至第一正向输出路径和第二正向输出路径； 电阻反馈网络电性连接至第一反馈输入路径和第二反馈输入路径。
16.根据权利要求13所述的系统，其特征在于，第一跟随晶体管、第二跟随晶体管、第三跟随晶体管和第四跟随晶体管是MOS晶体管； 第一共源共栅晶体管、第二共源共栅晶体管、第三共源共栅晶体管和第四共源共栅晶 体管是MOS晶体管；第一跟随晶体管、第二跟随晶体管、第三跟随晶体管、第四跟随晶体管、第一共源共栅 晶体管、第二共源共栅晶体管、第三共源共栅晶体管和第四共源共栅晶体管的控制节点为晶体管的栅极；第一跟随晶体管、第二跟随晶体管、第三跟随晶体管、第四跟随晶体管、第一共源共栅 晶体管、第二共源共栅晶体管、第三共源共栅晶体管和第四共源共栅晶体管的跟随节点为 晶体管的源极；第一跟随晶体管、第二跟随晶体管、第三跟随晶体管、第四跟随晶体管、第一共源共栅 晶体管、第二共源共栅晶体管、第三共源共栅晶体管和第四共源共栅晶体管的电压源节点 为晶体管的漏极。
17.根据权利要求16所述的系统，其特征在于，第一跟随晶体管、第二跟随晶体管、第三跟随晶体管和第四跟随晶体管是耗尽性的MOS 晶体管；第一共源共栅晶体管、第二共源共栅晶体管、第三共源共栅晶体管和第四共源共栅晶 体管是耗尽性的MOS晶体管。
18.一种用于产生差分基准电压的方法，其特征在于包括以下步骤从第一晶体管的第一跟随节点和第二晶体管的第二跟随节点之间驱动输出差分基准 电压；其中，该差分基准电压用于使得来自于第一晶体管的第一跟随节点的参考电压小于 来自于第二晶体管的第二跟随节点的参考电压；提供来自于第二晶体管的电压源节点的参考电压电压降；和调节该电压降使得从参考电源到差分基准电压输出中传输的信号能量最小。
19.根据权利要求18所述的方法，其特征在于，第一晶体管、第二晶体管是MOS晶体管；第一跟随节点和第二跟随节点为晶体管的源 极，第二晶体管电压源节点为晶体管的漏极。
20.根据权利要求18所述的方法，其特征在于，进一步包括以下步骤在第一晶体管的控制节点和第二晶体管的控制节点之间产生一个第一差分基准电压； 通过放大器，驱动第一复制晶体管的控制节点和第二复制晶体管的控制节点生成第一差分 基准电压；从第一复制晶体管和第二复制晶体管的跟随节点中提供反馈给至少一个放大器 的输入端；在一个开环的电路结构中驱动第一晶体管和第二晶体管。
全文摘要
一种基准信号产生器及其方法和系统，用于在基准信号产生器的第一输出端和第二输出端之间产生差分基准电压，包括第一跟随晶体管和第二跟随晶体管；第一跟随晶体管包括第一控制节点、第一跟随节点和第一电压源节点；第二跟随晶体管包括第二控制节点、第二跟随节点和第二电压源节点；第一电压降电路电性连接在电路电源节点和第二电源供应节点之间；第一电压降电路偏置设置，使得电路电源节点和第二电压源节点之间的电压大于电路电源节点和第一电压源节点之间的电压；也使得电路电源节点和第二电压源节点之间的电压大于电路电源节点和第一控制节点之间的电压，进而获得高的PSRR值。
文档编号G05F1/56GK101881984SQ20101016868
公开日2010年11月10日 申请日期2010年5月5日 优先权日2009年5月5日
发明者刘松, 刘银才, 朱华, 李民盛, 杨菲琴, 熊俊, 秦祖旭, 程黄俊, 陈昌彦, 雷工 申请人:华为技术有限公司