专利名称：新型数字化mcpfsk信号产生器的制作方法
技术领域：
新型数字化MCPFSK信号产生器
技术领域：
本实用新型是关于一种信号产生器，特别是指一种新型数字化MCPFSK信号产生器。
背景技术：
MCPFSK (Multiple Continuous Phase Frequency Shift Keying,多个连续相位频移键控，MCPFSK)调制信号因具有正交性、最小频差、包络恒定、频谱杂扰成分少和相邻符号交界处相位连续等优点，在通信领域得到越来越广泛的应用。经查询，目前尚无MCPFSK信号产生器的相关文献，仅有一篇文献“采用MCS_51单片机实现CPFSKXContinuous Phase Frequency Shift Keying,连续相位频移键控，CPFSK) 调制”利用单片机进行CPFSK调制，该方式首先产生方波再利用方波分割成正弦波，波形幅度和频率精度不高，且幅度和速率不可调，而且为固定二进制。
发明内容本实用新型所要解决的技术问题在于提供一种可实时改变I/Q调制信号的进制、幅度、相位和数据速率以满足实际应用的新型数字化MCPFSK信号产生器。本实用新型是通过以下技术方案解决上述技术问题的一种新型数字化MCPFSK信号产生器，包括FPGA电路、信号处理电路，以及信号转换电路，所述FPGA电路包括FPGA、FPGA配置电路、晶体振荡电路、电平转换电路，所述FPGA配置电路、晶体振荡电路、电平转换电路均连接到FPGA，其中电平转换电路具有控制接口，所述信号处理电路包括四路D/A电路及四路放大电路，每一路D/A电路后连接一路放大电路，FPGA的输出端分别连接至每路D/A电路及放大电路，所述信号转换电路有两个，分别是第一信号转换电路及第二信号转换电路，其中两路放大电路的输出端连接到第一信号转换电路的输入端，另两路放大电路的输出端连接到第二信号转换电路，第一信号转换电路及第二信号转换电路的输出端作为该新型数字化MCPFSK信号产生器的输出端。本实用新型可进一步具体为，所述电平转换电路的控制接口是RS232接口。本实用新型可进一步具体为，所述第一信号转换电路及第二信号转换电路均是I :I变压器。本实用新型新型数字化MCPFSK信号产生器的优点在于该MCPFSK基带调制信号产生器采用FPGA全数字化进行基带调制信号设计，可实时改变I/Q调制信号的进制、幅度、相位和数据速率以满足实际应用。输出的I/Q调制信号可直接与射频混频电路进行调制处理，产生所需频率的射频信号。该产生器可广泛应用于教学中调制信号的重现和模拟，科研中信号处理算法调试和优化时信号的产生，以及实际通信设备调制信号的形成。
下面参照附图结合实施例对本实用新型作进一步的描述。[0010]图I是本实用新型新型数字化MCPFSK信号产生器的结构框图。图2是使用该新型数字化MCPFSK信号产生器实现MCPFSK基带数字信号产生的过程图。
具体实施方式请同事参阅图I，本实用新型新型数字化MCPFSK信号产生器包括FPGA电路I、信号处理电路2，以及信号转换电路3。所述FPGA电路I包括FPGA (可编程门阵列)10UFPGA配置电路102、晶体振荡电路103、电平转换电路104。所述FPGA配置电路102、晶体振荡电路103、电平转换电路104均连接到FPGA 101，其中电平转换电路104具有RS232接口。所述RS232接口提供外部控制接口，由外部设备根据实际需求向信号产生器下发输出I/Q信号的幅度、进制、初始相位和数据速率等参数。电平转换电路104实现RS232电平与CMOS电平之间的转换。FPGA配置电路102存储FPGA配置、初始化和运行程序。FPGA 101实现基带数字信号的产生、D/`A电路和放大电路的控制。所述信号处理电路2包括四路D/A (模/数转换)电路201、202、205、206及四路放大电路203、204、207、208，每一路D/A电路后连接一路放大电路。FPGA 101的输出端分别连接至每路D/A电路及放大电路。所述信号转换电路3有两个，分别是第一信号转换电路301及第二信号转换电路302，其中两路放大电路203、204的输出端连接到第一信号转换电路301的输入端，另两路放大电路207、208的输出端连接到第二信号转换电路302，第一信号转换电路301及第二信号转换电路302的输出端作为该新型数字化MCPFSK信号产生器的输出端。所述第一信号转换电路301及第二信号转换电路302均是I :1变压器。请参照图2所示，使用该新型数字化MCPFSK信号产生器实现MCPFSK基带数字信号产生的过程如下所述FPGA电路I首先通过RS232接口获取要产生的基带信号的参数，并经过电平转换电路104的电平转换后送入FPGA 101，要产生的基带信号的参数包括码元周期Tb、进制M、幅度A和相位0，然后根据进制M产生极性信号ak，根据码元周期Tb经过差分编码得到差分序列bk。再对bk进行升采样和高斯滤波，随后进行相位旋转，最后对生成的数据进行正、余弦运算。在FPGA 101中，正、余弦运算通过查表方式来实现，FPGA 101包含丰富的IP core资源，其中就有正弦和余弦查找表。通过正弦和余弦查找表计算得到了基带数字I/Q差分调制信号Dq+、Dq_。FPGA 101输出的基带数字I/Q差分调制信号DI+、D1^ DQ+、DQ_，经过四路D/A电路201、202、205、206进行数模转换，即可得到MCPFSK基带I/Q差分调制模拟信号S，I+、S’工_、S，q+、S，q_。MCPFSK基带I/Q差分调制模拟信号S’ I+、S’ ^S’ Q+、S’ Q_分别通过放大电路203、204、207、208进行放大整形，放大系数由FPGA 101控制，得到I/Q两路差分信号
SQ_。最后通过I :1变压器将I/Q两路差分信号SI+、S1^ Sq+、Sq_合并成一路信号Sp Sq,即可得到基带I/Q调制模拟信号。虽然以上描述了本发明的具体实施方式
，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不 是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
权利要求1.一种新型数字化MCPFSK信号产生器，其特征在于包括FPGA电路、信号处理电路，以及信号转换电路，所述FPGA电路包括FPGA、FPGA配置电路、晶体振荡电路、电平转换电路，所述FPGA配置电路、晶体振荡电路、电平转换电路均连接到FPGA，其中电平转换电路具有控制接口，所述信号处理电路包括四路D/A电路及四路放大电路，每一路D/A电路后连接一路放大电路，FPGA的输出端分别连接至每路D/A电路及放大电路，所述信号转换电路有两个，分别是第一信号转换电路及第二信号转 换电路，其中两路放大电路的输出端连接到第一信号转换电路的输入端，另两路放大电路的输出端连接到第二信号转换电路，第一信号转换电路及第二信号转换电路的输出端作为该新型数字化MCPFSK信号产生器的输出端。
2.如权利要求I所述的新型数字化MCPFSK信号产生器，其特征在于所述电平转换电路的控制接口是RS232接口。
3.如权利要求I所述的新型数字化MCPFSK信号产生器，其特征在于所述第一信号转换电路及第二信号转换电路均是1:1变压器。
专利摘要本实用新型提供一种新型数字化MCPFSK信号产生器，包括FPGA电路、信号处理电路，及信号转换电路，FPGA电路包括FPGA、FPGA配置电路、晶体振荡电路、电平转换电路，FPGA配置电路、晶体振荡电路、电平转换电路均连接到FPGA，其中电平转换电路具有控制接口，信号处理电路包括四路D/A电路及放大电路，每路D/A电路后连接一路放大电路，FPGA的输出端分别连接每路D/A电路及放大电路，信号转换电路有两个，其中两路放大电路的输出端连接到其中一个信号转换电路，另两路放大电路的输出端连接到另一信号转换电路，第一及第二信号转换电路的输出端作为该新型数字化MCPFSK信号产生器的输出端。本实用新型的优点在于可实时改变I/Q调制信号的进制、幅度、相位和数据速率以满足实际应用。
文档编号H03K3/02GK202696557SQ20122029984
公开日2013年1月23日 申请日期2012年6月26日 优先权日2012年6月26日
发明者王红军, 钟子发, 张旻, 宋常建, 蒋云霄 申请人:王红军