专利名称：一种频率信号相位调整装置的制作方法
技术领域：
本实用新型系有关于一种两信号间的相位差调整技术，尤指一种可对电路单元组设芯片之内、外部频率信号相位差进行调整的装置。
背景技术：
以往在频率信号低于50MHz的高速电路设计中，信号完整性的问题并不突出，只需在设计后期做适当修改即可消除信号完整性的问题或将其影响降至最低，然而，近几年来，高速电路的频率产生了超出IOOMHz需求的趋势，为使速度得以提升，各种高速电路设计(high speed circuit design)方法一再被研发出来，诸如 GTL (Gunning TranceiverLogic)电路、RAMBUS电路等。信号完整性的表现方式很多，于高速电路中，边缘速率将快速上升，当边缘速率上升时，时序问题首先曝露出来，传输线效应造成的阻尼震荡(Ringing)、正尖峰(overshoot)和负尖峰(undershoot)有可能超过规定的噪音容限,在低速系统中，互联延迟和阻尼振荡皆可忽略不计，因于低速电路中，频率信号有足够的时间达到稳定，但于高速电路设计过程中，因边缘速度加快，高速电路频率信号速率上升时，频率信号在组件间的传输时间以及优化准备时间均已缩短，遂导致设计工程人员于不同过程中，对芯片内、外部频率信号间的相位差距大小很难加以预测，若组件间的频率信号相位差过大，以致彼此间时序无法依所设计最佳方式进行，将造成芯片内部及外部所包含的全部模块中，需藉由频率信号驱动的组件无法依设计运作，而致高速电路产生误动作；芯片内、外部间时序无法依所设计最佳方式进行亦将造成高速电路中所设的不同逻辑闸(logic gate)模块间，因所输入的时序不同，而致动作延迟，导致逻辑闸间发生先后动作的情形，无法相互配合，形成所谓的竞争危险(race hazard),以致信号完整性无法维持的情况发生,而使输出信号失真。一般而言，高速电路设计，均存在芯片内、外部时序无法依所设计最佳方式进行的潜在问题，在此一问题未获完全解决之前，高速电路仍被送去大量生产，但由于信号完整性问题本身具有不可预测性，其有可能于最后成品测试中亦难以发现，结果，于产品交付使用一段时间后，此一问题最终才显现出来，如此，则将造成制造商非重现工程(NRE)成本大大的增加。由上述可知，驱动高速电路中的芯片内部及外部组件动作的频率信号，必须能满足不同频率信号彼此间相位差已调整至所设定之范围内，如此，方可使高速电路中的组件可依用户的设计动作，而使信号得以完整输出，不致产生失真及延迟动作等情形，故如何确保高速电路中，芯片内、外部频率信号的相位差得以减至最小，以使时序得依所设计的最佳方式进行，实为目前极待解决的问题。
实用新型内容鉴于上述现有技术的缺点，本实用新型主要目的在于提供一种频率信号相位调整的装置，其适用于一可藉由频率信号产生模块输出的频率信号以驱动内部组件的电路单元，例如一高速电路上，用以使该高速电路中的芯片外部频率信号与芯片内部频率信号间的相位差可令设计工程人员于不同设计过程中进行评估，并由设计工程人员调整至所规划的预设范围内，以令该高速电路的组件可依设计动作，以确保该高速电路不致产生误动作，该电路单元的频率信号产生模块是指一锁相回路PLL。本实用新型另一目的在于提供一种频率信号相位调整的装置，用以将芯片内部及芯片外部的频率信号相位差调整至默认范围内，使芯片内、外部的时序得依所设计最佳方式进行，而无竞争危险之情况产生，确保输出信号完整性。根据上述之目的，本实用新型提供了一种可藉由频率信号产生模块以驱动高速电路中组件运作之频率信号相位调整装置。本实用新型的频率信号相位调整方法包含以下步骤将频率信号产生模块所输出的频率信号分成不同路径输入至高速电路的模块中；将其中一路径上的频率信号直接作为高速电路芯片内部频率信号，另一路径上的频率信号则输入与该频率信号产生模块电性连接的全部模块中；于将频率信号产生模块电性连接的全部模块的频率信号输出端设置一频率信号相位调整装置，用以将所有模块输出的频率信号予以汇整；将输入至与频率信号产生模块电性连接的全部模块中的频率信号亦分为不同路径，并将其分别输入至频率信号输出端所设的频率信号相位调整装置；其中一路径上的频率信号直接输入至频率信号输出端所设的频率信号相位调整装置，该频率信号的性质系与芯片内部频率信号相同，用以作为基础频率信号；另一路径上的频率信号则经与频率信号产生模块电性连接的全部模块后，方输入至频率信号输出端所设的频率信号相位调整装置；该频率信号相位调整装置将经由全部模块后所输入的频率信号与基础频率信号的相位作一比较；将经全部模块后所输入的频率信号与基础频率信号的相位差于信号输出过程中，藉由动态方式调整至默认范围内后，遂输出一频率信号，并以此频率信号作为芯片外部频率信号，以使高速电路中的芯片内部频率信号与芯片外部频率信号间的相位差得以调整至预设范围内，内部频率信号与外部频率信号以高速电路中取样芯片进行隔离。本实用新型之频率信号相位调整装置包含以下构件一动态相移控制模块，其设于高速电路中的频率信号产生模块所电性连接的全部模块的频率信号输出端，用以将经过全部模块所在路径后所输出的频率信号与基础频率信号相位做一比对，遂得一相位差范围，根据此一相位差范围将两频率信号间的相位差调整至预设范围内，调整后的频率信号用以做为驱动该高速电路中芯片外部组件运作用的芯片外部频率信号，因基础频率信号与内部频率信号为两性质相同的信号，亦表示芯片外部频率信号与芯片内部频率信号间的相位差已调整至预设范围内，以使芯片外部时序的振荡速度可及时依内部时序的振荡速度进行调整，而令芯片内外部所含组件彼此间的时序得依所设计的最佳方式进行，以令高速电路中的组件得依所欲的结果动作，而无动作延迟，导致信号失真等情况产生。由上可知，本实用新型的频率信号相位调整的装置，可令高速电路中的芯片外部频率信号与芯片内部频率信号的相位差得以调整至预设范围内，以使该高速电路中的芯片内部组件及芯片外部组件间的时序输出得依所设计的最佳方式进行，以增加该高速电路之稳定性也可使该高速电路中的所有组件可依所欲的结果动作，而无动作延迟，导致高速电路发生误动作，影响输出信号的完整性。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本实用新型高速电路的内部架构图；图2为本实用新型高速电路执行相位调整时的流程图。1.高速电路15.衬垫区域11. PLL振荡模块16.芯片外部频率信号输出模块12.芯片内部频率信号输出模块141.相位检知模块13. PLL振荡模块电性连接的全部模块 142.动态相移控制模块14.频率相位调整装置
Ρ1、Ρ2、Ρ21、Ρ22·频率信号路径
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。于以下实施方式中，本实用新型之频率信号相位调整方法及装置应用于一高速电路上，以使高速电路中的驱动芯片外部组件动作的频率信号及芯片内部频率信号间的相位差得以调整至预设范围之内，以令高速电路中的组件可依所期望的结果动作，然而于此首先需注意的是，本实用新型的频率信号相位调整方法及装置并不限定应用于高速电路上；广义而言，本实用新型可适用于任何藉由频率信号驱动内部组件运作的电路上，用以对该电路提供一可由设计工程人员于信号相位输出过程中，以动态控制方式调整内、外部频率信号相位差的方法及装置。图1为一方块示意图，其显示应用本实用新型的高速电路I的内部架构图，如图所示，锁相回路(Phase Locked Loop ;PLL)振荡模块11产生一锁相振荡频率信号输出，该频率信号分为Pl及P2两路径输出，路径Pl上的频率信号直接输入至芯片内部频率信号输出模块12，以作为芯片内部频率信号使用，路径P2上的频率信号分成两路径P21及P22输入至高速电路I内部所设的频率信号相位调整装置14，路径P21上的频率信号先输入至与PLL振荡模块连接的所有模块13后，方输入频率信号相位调整装置14中，而路径P22上的频率信号直接输入至频率信号相位调整装置14中，故该信号的性质系与芯片内部频率信号相同，用以作为基础频率信号。于P21及P22两路径上的频率信号输入至频率相位调整装置14中时，该两路径上的频率信号先经由相位检知模块141撷取两信号的相位差后，遂输入至动态相移控制模块142以对两信号间的相位差进行调整作业，相位检知模块141将路径P21所输入的频率信号与路径P22上的基础频率信号的相位做比较，以判别两信号间的相位差后，遂将比较结果输入至动态相移控制模块142中，以令动态相移控制模块142将信号输出过程中的两信号以动态控制(Dynamic Control)方式进行调整，以基础频率信号为基准调整路径P21上的频率信号相位，使两频率信号间的相位差得以减至最小，随即将调整过的频率信号经过衬垫区域15 (PAD)输出至芯片外部频率信号输出模块16，以供应高速电路I中的芯片外部组件运作时使用，以使此芯片外部频率信号与芯片内部频率信号间的相位差得以位于预设范围内，以令高速电路I内部的组件可依所期望的结果动作，而不致产生延迟，导致高速电路I产生误动作。图2为一流程图，其中显示本实用新型频率信号相位调整方法于执行相位调整作业时的步骤，所包含的步骤如下所述。于步骤SI中，PLL振荡模块11振荡产生频率信号以驱动高速电路I内部模块进行所欲执行的工作，并进至步骤S2。于步骤S2中，将步骤SI所产生的频率信号分为两路径Pl、P2输出，其中一路径为步骤S3所述的流程，另一路径则为步骤S4所述的流程。于步骤S3中，将步骤S2所分成的两路径其中一路径Pl上的频率信号直接输出以作为高速电路I中的芯片内部频率信号使用，遂并进至步骤S9。于步骤S4中，将步骤S2所分成的两路径另一条路径P2上的频率信号输入至与PLL振荡模块电性连接的全部模块13中，遂并进至步骤S5。于步骤S5中，将输入至与PLL振荡模块电性连接的全部模块13的频率信号路径亦分成两路径P21及P22，随后路径P21执行步骤S6的流程，路径P22执行步骤S7的流程。于步骤S6中，将路径P21上的频率信号输入至与PLL振荡模块电性连接的全部模块13中，遂进至步骤S8。于步骤S7中，将路径P22上的频率信号直接输入至频率相位调整装置14，并将该信号设定为基础频率信号，该基础频率信号的性质系与步骤S3所产生的芯片内部频率信号相同，遂并进至步骤S8。于步骤S8中，由相位检知模块141将步骤S6所输入的频率信号相位与步骤S7所设定的基础频率信号相位做比较，由动态相移控制模块142以动态控制方式将两信号间的相位差调整至预设范围内，并输出一用以驱动芯片外部组件运作的芯片外部频率信号，随后并进至步骤S9。于步骤S9中，将芯片外部及芯片内部的频率信号输出以驱动高速电路I中所设的组件，由步骤S8可知，因基础频率信号与芯片内部频率信号的性质相同，故经动态相移控制器模块142以动态控制方式调整后的芯片外部频率信号与内部频率信号间的相位差亦已减至最小，以令芯片内外部组件间的时序可依所设计的最佳方式进行。综上所述，本实用新型频率信号相位调整的装置，其可适用于一可藉由频率信号产生模块锁相回路PLL所输出的频率信号以驱动内部组件的电路单元，例如一高速电路上，用以使该电路单元中的芯片内部频率信号及外部频率信号间的相位差得以调整至预设范围内，以使芯片内、外部所含组件的时序可依所设计之最佳方式进行，而使该高速电路内部组件可依所期望的结果动作，让该高速电路不致产生误动作，确保数据输出的完整性。以上所述的具体实施方式
，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式
而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种频率信号相位调整装置，适用于一电路单元中，其特征在于，该电路单元具有一频率信号产生模块，用以使该电路单元内部的模块在运作过程中，电路单元内部频率信号与外部频率信号间的相位差得以调整至默认范围内，该装置包括 一相位检知模块，将接收自与该电路単元内部频率信号性质相同且直接输入的基础频率信号相位与另一先经由该电路单元中其它模块后输入的频率信号相位进行比对，以检索出两信频率号间的相位差距范围； 一动态相移控制模块，用以在该相位检知模块所输出的两频率信号间的相位差距范围内，以基础频率信号为基准调整另ー频率信号的相位，以使两频率信号间的相位差位于预设范围之内；以及 ー频率信号输出模块，将由动态相移控制模块调整完成的另ー频率信号取出用以作为外部频率信号之用。
2.如权利要求1所述的频率信号相位调整装置，其中，该电路单元为一高速电路。
3.如权利要求1所述的频率信号相位调整装置，其中，动态相移控制模块以动态控制方式调整不同频率信号间的相位差。
4.如权利要求1所述的频率信号相位调整装置，其中，该电路単元的频率信号产生模块是指ー锁相回路PLL。
5.如权利要求1所述的频率信号相位调整装置，其中，内部频率信号与外部频率信号以高速电路中取样芯片进行隔离。
专利摘要一种频率信号相位调整装置，其适用于一组设有内部芯片的电路单元中，使该电路单元的芯片外部频率信号及内部频率信号间的时序可依所设计的最佳方式进行，此一频率信号相位调整装置藉由一组设于该电路单元中的动态相移控制模块将芯片外部频率信号与芯片内部频率信号进行比对，并将两信号间的相位差调整至所设计范围内，以使芯片内部及外部组件的时序得依设计的最佳方式进行，而不致形成频率扭曲(clock skew)，以维持输出信号的完整性。
文档编号H03L7/06GK202889327SQ20122029567
公开日2013年4月17日 申请日期2012年6月21日 优先权日2012年6月21日
发明者邱伟宏, 杨美饶 申请人:海南芯力高新技术有限公司