专利名称：一种s波段相干多频信号源的制作方法
技术领域：
本实用新型涉及一种S波段相干多频信号源。
背景技术：
目前，产生信号源的主要方法有直接振荡器、倍频方法、基于锁相环的频率合成器法、直接数字频率合成器以及直接数字频率合成器和锁相环结合的方法；其中直接振荡器采用磁控管，直接产生所需要的频率信号，该方法产生的信号频率稳定度低，相干性差，难以调整振荡频率；倍频方法是先用高精度晶体振荡器产生较低频率的信号，之后通过若干次倍频到所需的频段上，该方法简单，稳定度高，但是输出频率只能是晶体振荡频率的整数倍；基于锁相环的频率合成器法能够产生所需频率的信号，其缺点是相位噪声较大，降低了系统的相干性；直接数字频率合成器能够产生相位噪声较小的信号，输出杂散信少，小且控制灵活，其缺点是输出信号的最高频率受到时钟信号频率的限制，目前还不能直接产生S·波段的信号；直接数字频率合成器和锁相环结合的方法的基本原理是，先用直接数字频率合成器产生一定频率的信号，再通过锁相环生成更高频率的信号，该方法能产生指定频率的信号，其缺点是相位噪声较大，器件较多，线路复杂。
实用新型内容针对背景技术存在的问题，本实用新型提供一种S波段相干多频信号源。为解决上述技术问题，本实用新型采用如下技术方案。一种S波段相干多频信号源，包括晶体振荡器、时钟分配电路、直接数字频率合成器、锁相环；时钟分配电路包括单端时钟分配芯片、单端输入转差分输出时钟缓冲芯片、差分时钟分配芯片、时钟分频器；晶体振荡器与单端时钟分配芯片连接；单端时钟分配芯片分别与时钟分频器和单端输入转差分输出时钟缓冲芯片连接；差分时钟分配芯片、单端输入转差分输出时钟缓冲芯片分别与直接数字频率合成器相连；时钟分频器与锁相环相连。所述的直接数字频率合成器、锁相环分别设置有独立的屏蔽罩。所述的直接数字频率合成器型号为AD9910，锁相环型号为PLL400，晶体振荡器型号为SDH4005C-2，单端时钟分配芯片型号为ICS524，单端输入转差分输出时钟缓冲芯片型号为NB6L11，差分时钟分配芯片型号为NB6N11，时钟分频器型号为ICS558。包括两个直接数字频率合成器和两个锁相环。使用时，直接数字频率合成器和锁相环均与上位机接口连接，通过上位机控制信号源的参数，且直接数字频率合成器和锁相环均采用声表滤波器进行滤波，采用SMA射频同轴连接器进行输出信号。与现有技术相比，本实用新型具有以下优点和有益效果I、本实用新型采用全数字控制的方式，信号源的参数可以通过上位机远程操控进行更改，能够同时产生4路信号，方便灵活，稳定精确。2、本实用新型采用复合式时钟分配电路，增强时钟信号的信号质量和抗干扰能力，保证信号源发射调频信号、本振调频信号、本振定频信号的相干性。3、本实用新型采用声表滤波器和屏蔽罩进行各个信号间的隔离，使信号纯净，无杂散动态范围高达80dBc。
图I为本实用新型的简单结构示意图。
具体实施方式
以下结合附图所示的实施例对本实用新型作进一步说明。如附图所示，本实用新型包括晶体振荡器、时钟分配电路、直接数字频率合成器、锁相环；时钟分配电路包括单端时钟分配芯片、单端输入转差分输出时钟缓冲芯片、差分时钟分配芯片、时钟分频器；晶体振荡器与单端时钟分配芯片连接；单端时钟分配芯片的输出分别与时钟分频器和单端输入转差分输出时钟缓冲芯片的输入连接；差分时钟分配芯片的输出和单端输入转差分输出时钟缓冲芯片的输出分别与直接数字频率合成器相连；时钟分频器的输出与锁相环相连。直接数字频率合成器和锁相环分别设置有独立的屏蔽罩；本实施例中包括两个直接数字频率合成器和两个锁相环；直接数字频率合成器型号为AD9910，锁相环型号为PLL400,晶体振荡器型号为SDH4005C-2，单端时钟分配芯片型号为ICS524，单端输入转差分输出时钟缓冲芯片型号为NB6L11，差分时钟分配芯片型号为NB6N11，时钟分频器型号为ICS558;直接数字频率合成器和锁相环均与上位机接口连接，通过上位机控制信号源的参数，且直接数字频率合成器和锁相环均采用声表滤波器进行滤波，采用SMA射频同轴连接器进行输出信号。本实施例中晶体振荡器的时钟输出经过单端时钟分配芯片产生两路同步的时钟信号分别输入给单端输入转差分输出时钟缓冲芯片和时钟分频器，单端输入转差分输出时钟缓冲芯片将输入信号转化成双路差分时钟信号分别接入两个直接数字频率合成器，为其提供工作时钟；时钟分频器将输入信号转化成两路同步的分频时钟信号分别接入两个锁相环，为其提供工作时钟；因此，两个直接数字频率合成器与两个锁相环的工作时钟始终保持相位同步关系。本实施例中，直接数字频率合成器的多片同步输出引脚接入差分时钟分配芯片，由差分时钟分配芯片产生两路同步的差分时钟信号分别接入两个直接数字频率合成器，通过上述连接，可以开启直接数字频率合成器的多片同步功能，实现两个直接数字频率频率合成器的片间同步工作，使同步精度达到皮秒级。
权利要求1.一种S波段相干多频信号源，其特征在于包括晶体振荡器、时钟分配电路、 直接数字频率合成器、锁相环；时钟分配电路包括单端时钟分配芯片、单端输入转差分输出时钟缓冲芯片、差分时钟分 配芯片、时钟分频器； 晶体振荡器与单端时钟分配芯片连接；单端时钟分配芯片分别与时钟分频器和单端输入转差分输出时钟缓冲芯片连接；差分时钟分配芯片、单端输入转差分输出时钟缓冲芯片分别与直接数字频率合成器相连；时钟分频器与锁相环相连。
2.根据权利要求I所述的一种S波段相干多频信号源，其特征在于所述的直接数字频率合成器、锁相环分别设置有独立的屏蔽罩。
3.根据权利要求I所述的一种S波段相干多频信号源，其特征在于所述的直接数字频率合成器型号为AD9910，锁相环型号为PLL400，晶体振荡器型号为SDH4005C-2，单端时钟分配芯片型号为ICS524，单端输入转差分输出时钟缓冲芯片型号为NB6L11，差分时钟分配芯片型号为NB6N11，时钟分频器型号为ICS558。
4.根据权利要求I所述的一种S波段相干多频信号源，其特征在于包括两个直接数字频率合成器和两个锁相环。
专利摘要本实用新型提供一种S波段相干多频信号源，包括晶体振荡器、时钟分配电路、直接数字频率合成器、锁相环；时钟分配电路包括单端时钟分配芯片、单端输入转差分输出时钟缓冲芯片、差分时钟分配电芯片、时钟分频器；晶体振荡器与单端时钟分配芯片连接；单端时钟分配芯片分别与时钟分频器和单端输入转差分输出时钟缓冲芯片连接；差分时钟分配芯片、单端输入转差分输出时钟缓冲芯片分别与直接数字频率合成器相连；时钟分频器与锁相环相连。本实用新型采用全数字控制的方式，方便灵活，稳定精确；其采用复合式时钟分配电路，电路抗干扰能力强；采用屏蔽罩进行信号间的隔离，信号纯净。
文档编号H03L7/083GK202663383SQ201220296740
公开日2013年1月9日 申请日期2012年6月25日 优先权日2012年6月25日
发明者陈泽宗, 陈曦, 李雨钟, 赵晨 申请人:武汉大学