专利名称：稳压器的制作方法
技术领域：
本发明有关于一种稳压器，且特别有关于一种具有高电源抑制比(Power Supply Rejection Ratio, PSRR)之稳压器。
背景技术：
在各种系统中，稳压器用来提供一个稳定的电压给系统中的其他电路使用。一般而言，最好在各种负载、操作频率等情况下，稳压器都能提供一个稳定的电压。换言之，电压稳压器设计用于在电子应用中能够提供并保持固定的电压，其中低压降(low dropout, LD0)电压稳压器是一种直流线性电压稳压器，其具有非常小的输入输出差动电压以及相对低的输出噪声。电源抑制比(PSRR)用来评估电压稳压器的有效性，即测量从供应电源传输到电压稳压器的输出电压的噪声量。高PSRR是表示所传输的噪声量为少量，而低PSRR是表示所传输的噪声量为大量。高PSRR，尤其是在由电压稳压器所供应的具有广泛操作频率范围的装置内，是难以实现的。举例来说，假如全数字式锁相回路(all digital phase locked loop, ADPLL) 的晶体振荡器(crystal oscillator, X0)和数字控制振荡器(digitally controlled oscillator,DC0)由同一低压降稳压器所供应。如果晶体振荡器所产生的频率信号会反弹 (kick back)回其本身的供应电压，则频率信号可能会再反弹至低压降稳压器的供应电压。 若高频PSRR在频率偏移或频率范围不够高的话，则反弹噪声可能会影响到数字控制振荡器的供应电压。为了防止去敏(de-sensing)或干扰的问题发生，高PSRR性能是非常重要的。
发明内容
本发明提供一种稳压器，用以于一输出节点提供一低压降电压，其包括一核心电路和至少一复制单元，该核心电路，包括一放大器，具有用于接收一输入电压的一非反相输入端、一反相输入端以及一输出端；一第一电阻，耦接于一接地端以及该放大器的反相输入端之间；一第二电阻，具有耦接于该放大器的反相输入端的一第一端以及一第二端；以及一基本单元，包括一第一晶体管，耦接于一第一电压源以及该第二电阻的第二端之间， 具有一栅极；一第一电流源，耦接于该第一电压源以及该第一晶体管的栅极之间，用以提供一偏压电流；一第二晶体管，具有耦接于该第二电阻的第二端的一第一端、耦接于该放大器的输出端的一栅极以及一第二端，其中该第一晶体管及该第二晶体管为不同类型的金氧半导体晶体管；以及一第一电流镜，耦接于一第二电压源、该第一电流源以及该第二晶体管的第二端；该至少一复制单元，根据该放大器的输出端的电压在该输出节点产生该低压降电压，其中该低压降电压的电压水平是根据该输入电压以及该第二电阻与该第一电阻的比值而决定。上述稳压器能够使复制单元产生的低压降电压驱于稳定。
再者，本发明提供另一稳压器，包括一基本单元以及至少一复制单元以及一放大单元，其中，该基本单元和该复制单元各包括一第一晶体管，具有耦接于一第一电压源的一第一端、一栅极及一第二端；一电流源，耦接于该第一电压源以及该第一晶体管的栅极之间，提供一偏压电流；一第二晶体管，具有耦接于该第一晶体管的第二端的一第一端、一栅极及一第二端；以及一电流镜，耦接于一第二电压源、该电流源以及该第二晶体管的第二端；该放大单元，包括耦接于该第二晶体管的栅极的一输出端以及一反馈端，用以在该反馈端放大该放大单元的输入电压，其中该第一晶体管及该第二晶体管为不同类型的金氧半导体晶体管；其中该基本单元的该第一晶体管的第二端耦接于该放大单元的反馈端，且该复制单元的该第一晶体管的第二端耦接于该稳压器的该输出节点，使得该放大单元与该基本单元形成一反馈回路，以及该复制单元根据该反馈回路中该放大单元的输出端的电压而产生该低压降电压。上述稳压器通过采用结构相似的基本单元以及复制单元，以及基本单元、复制单元与放大单元的连接关系，可以使PSRR的性能提高。
图1为本发明一实施例提供的稳压器结构图；图2为本发明另一实施例提供的稳压器结构图；以及图3为本发明又一实施例提供的稳压器结构图。
具体实施例方式下文描述是实现本发明的较佳实施例，这些描述是为了阐述本发明的基本思想， 不应理解成对本发明的限制。本发明的范围由所附加的权利要求所决定。为让本发明的该基本思想和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下实施例第1图为本发明一实施例提供的稳压器10。稳压器10为源极追随式复制无电容 (source follower typed replica capless)的低压降(low dropout,LD0)电压稳压器，其可在输出节点N。ut提供一低压降电压V。ut。稳压器10包括核心电路100以及复制单元200。 核心电路100包括放大单元110及基本单元120。放大单元110包括放大器130以及两电阻Rl与R2。放大器130具有用以接收输入电压V,#的非反相输入端(+)、耦接于电阻Rl与 R2的反相输入端(_)以及耦接于放大单元110的输出端N 1的输出端。电阻Rl耦接于接地端GND以及放大器130的反相输入端之间，而电阻R2耦接于放大器130的反相输入端以及放大单元110的反馈端(feedback terminal)N2之间。基本单元120包括电流源II、晶体管Ml与M2以及电流镜140。电流源Il耦接于供应电压VDD以及晶体管Ml的栅极之间， 其中电流源Il可提供固定的偏压电流Ibiasl至电流镜140。晶体管Ml耦接于供应电压VDD 以及放大单元110的反馈端N2之间，而晶体管M2耦接于放大单元110的反馈端N2以及电流镜140之间。值得注意的是，晶体管Ml与M2为不同类型的金氧半导体(M0Q晶体管。 在此实施例中，晶体管Ml为NMOS晶体管，而晶体管M2为PMOS晶体管。在此实施例中，晶体管Ml为原生性(native)组件。在其他实施例中，晶体管Ml可以是供输入输出(1/0)电路或是一般逻辑核心电路所使用的N型晶体管。电流镜140包括四个镜射晶体管MM1-MM4 以及电阻R3。其中，镜射晶体管指电流镜里的晶体管。镜射晶体管MMl与MM3串联于接地端GND以及电流源Il之间，而镜射晶体管匪2与MM4以及电阻R3串联于接地端GND以及晶体管M2之间。镜射晶体管MM2的栅极耦接于镜射晶体管MMl的栅极以及电阻R3的第一端，而镜射晶体管MM4的栅极耦接于镜射晶体管MM3的栅极以及电阻R3的第二端。在此实施例中，电流镜140仅是个例子，而并非用以限定本发明。在第1图中，放大单元110以及基本单元120形成一反馈回路(feedbcak loop)。 首先，假设初始流经镜射晶体管匪2与MM4的电流Imimri为零。接着，晶体管Ml的栅极电压会被偏压电流Ibiasl拉至高位。于是，电流Imimri开始从供应电压VDD经由晶体管Ml与 M2、电阻R3以及镜射晶体管匪2与MM4而流到接地端GND。接着，由于反馈回路已形成，晶体管Ml的栅极电压会被拉回。当电流Imim^jg同于偏压电流IbiaslW，反馈回路会稳定。 因此，根据电阻R2与电阻Rl的比例以及输入电压Vref,放大器130可在反馈回路的输出端
Rl R2
Nl及反馈端N2分别得到偏压电压Vbias以及放大电压Vamp，即= ~~Kef与Vbias =
Kl
Vamp-1 VgsM21，其中Vssm2表示晶体管M2的栅极对源极电压(即栅源电压)。在此实施例中，电阻R2为一可变电阻，用以调整放大电压Vamp。此外，基本单元120更包括耦接于供应电压 VDD以及晶体管Ml之间的开关SW1，以及耦接于接地端GND以及放大器130的输出端之间的开关SW2，其中开关SWl与SW2同时由信号ENA所控制。在此实施例中，开关SWl为PMOS 晶体管，而开关SW2为NMOS晶体管。因此，开关SWl与SW2不会同时被导通。当稳压器10 被电源关闭时，信号ENA会控制开关SWl为不导通而开关SW2为导通，因此不会产生电流 IfflirrolO相反地，当稳压器10被电源开启时，信号ENA会控制开关SWl为导通而开关SW2为不导通。在稳压器10中，开关SWl更可提供静电放电(electrostatic discharge, ESD)保护，而开关SW2与电容CO更可提供启动(start up)功能来避免过冲(overshoot)。具体而言，当稳压器10被启动时，开关SW2用来初始化从零开始上升之偏压电压Vbias，以避免低压降电压V。ut会产生过冲现象。复制单元200包括电流源12、开关SW3、两晶体管M3和M4以及电流镜210。电流源12耦接于供应电压VDD以及晶体管M3的栅极之间，其可提供偏压电流Ibias2至电流镜 210，其中偏压电流Ibias2匹配于基本单元120的偏压电流Ibiasl。开关SW3耦接于供应电压 VDD以及晶体管M3之间，且开关SW3由信号ENA_1所控制。在稳压器10中，信号ENA是根据信号ENA_1而得到，使得当开关SW3导通时，开关SWl会导通。晶体管M3耦接于供应电压 VDD以及输出节点N。ut之间，晶体管M4耦接于输出节点N。ut以及电流镜210之间。同样地， 晶体管M3与M4为不同类型的MOS晶体管。在该实施例中，晶体管M3是NMOS型晶体，晶体管M4是PMOS型晶体。在此实施例中，晶体管M3为原生性组件。在其他实施例中，晶体管 M3可以是供输入输出电路或是一般逻辑核心电路所使用的N型晶体管。值得注意的是，晶体管M4的尺寸是匹配于晶体管M2的尺寸。电流镜210包括四个镜射晶体管匪5-MM8以及电阻R4，其中流经镜射晶体管MM6与MM8的电流Imimff2与偏压电流Ibias2相同。在此实施例中，电流镜210仅是个例子，而并非用以限定本发明。在稳压器10中，当基本单元120与复制单元200操作在稳态时，由于晶体管M2与M4的尺寸以及电流(即电流Imimri与Imimff2) 相同的且晶体管M2与M4的栅极皆连接至放大器130的输出端，则晶体管M2与M4的栅极对源极电压会相同，VgsM2 = VgsM4。于是，低压降电压V。ut以及放大电压Vamp会一致，如下列算式所显示Vout = Vjjias + I VgsM4 I= (Vamp ~ I vgsM2 I)+ I vgsM4 I= vamp r m+R2T,= R1 Vref再者，稳压器10更包括低通滤波器300耦接于晶体管M2的栅极以及晶体管M4的栅极之间，其中低通滤波器300用来将偏压电压Vbias的噪声滤除。在此实施例中，低通滤波器300包括耦接于晶体管M2的栅极以及晶体管M4的栅极之间的电阻R5，以及耦接于晶体管M4的栅极以及接地端GND之间的电容Cl。值得注意的是，晶体管M2与M4的栅极电压以及偏压电压Vbias假设成相同的。在此实施例中，低通滤波器300仅是个例子，而并非用以限定本发明。此外，复制单元200内组件的尺寸需与基本单元120内组件的尺寸相同或成比例，使得电流Imimff2会与电流Imimri相匹配。假如稳压器10的负载电流快速增加，例如突然的电流从输出节点N。ut被汲取 (drained)至一负载，则低压降电压V。ut将会降低。因此，由于晶体管M4的栅极被放大器 130的输出所控制，使得晶体管M4会逐渐被关闭。接着，流经晶体管M4以及镜射晶体管MM6 与MM8的电流Imimff2会逐渐减少，即电流Imim^会小于偏压电流Ibias2。接着，偏压电流Ibias2 会将晶体管M3的栅极电压拉至高位，以便从供应电压VDD产生电流至输出节点N。ut，于是可将低压降电压V。ut拉回。反之，假如稳压器10的负载电流快速减少，来自供应电压VDD的额外电流将会流至镜射晶体管MM6与MM8，使得电流Imimff2大于偏压电流Ibias2,于是便可将晶体管M3的栅极电压拉低。因此，来自供应电压VDD的电流会减少，而低压降电压V-会被拉回。因为晶体管M3为匪OS晶体管，稳压器10的电源抑制比(Power Supply Rejection Ratio, PSRR)在高频部分可接近l/(gmXro)，其中gm与ro分别为晶体管M3的跨导 (transconductance)以及输出阻抗。此外，透过PSRR抵消机制，稳压器10的PSRR在低频部分可以被加强。举例来说，来自供应电压VDD的噪声可以分成五条路径P1、P2、P3、P4与 P5。路径Pl从供应电压VDD经由开关SW3与晶体管M3至输出节点N。ut。路径P2从供应电压VDD经由电流源12及晶体管M3至输出节点N。ut。路径P3从供应电压VDD经由开关 SW1、晶体管Ml、电阻R2、放大器130、低通滤波器300及晶体管M4而至输出节点N。ut。路径 P4从供应电压VDD经由电流源II、晶体管Ml、电阻R2、放大器130、低通滤波器300及晶体管M4而至输出节点N。ut。路径P5从供应电压VDD经由放大器130、低通滤波器300及晶体管M4而至输出节点N。ut。由于放大器130操作在负反馈回路，透过路径P4与P3的噪声会在输出节点N-被反相，于是会与路径Pl与P2的噪声相抵消。因此，PSRR在低频部分会加强。此外，从低压降电压V。ut至输入电压Vref的反相隔离(reversed isolation)会较佳于传统的复制低压降稳压器，所以放大器130的非反相输入端能直接连接至非常敏感的参考点，例如带隙(bandgap)电压VBG。第2图为本发明另一实施例提供的稳压器20。稳压器20包括核心电路100以及复数复制单元200_1至200_N。在稳压器20中，偏压电压Vbias被复制来对复制单元200_1 至200_N进行偏压。复制单元200_1至200_N具有相同的电路，每一复制单元在其输出节点提供各自的低压降电压。例如，复制单元200_1在输出节点N。ut」提供低压降电压V。ut」，而复制单元200_N在输出节点N。ut N提供低压降电压V。ut N。需注意，由电流源12_1至12_ N所提供的每一偏压电流Ibias21至Ibias2—N匹配于由电流源Il所提供的偏压电流Ibiasl而复制单元200_1至200_N的每一晶体管M4_l至M4_N匹配于晶体管M2。因此，当基本单元 120以及复制单元200_1至200_N在稳态时，由于晶体管M2与晶体管M4_l至M4_N的尺寸以及电流是相同的且晶体管M2与晶体管M4_l至M4_N的栅极皆连接至放大器130的输出端，则晶体管M2与晶体管M4_l至M4_N的栅极对源极电压会相同。在一实施例中，藉由使晶体管M2与晶体管M4_l至M4_N的尺寸成比例以及使晶体管M2与晶体管M4_l至M4_N的电流(即电流源Il与电流源12_1至I2_N)成比例，则晶体管M2与晶体管M4_l至M4_N的栅极对源极电压会相同。于是，低压降电压V。ut—工至V。ut—N会与放大电压Vamp —致。因此，稳压器20可提供具有相同电压水平的多个低压降电压至具有不同电流负载的不同电路。相较于传统复制低压降稳压器，稳压器20内的晶体管M2与晶体管M4_l至M4_N以及电流源 Il与电流源12_1至I2_N在设计与布局上只需考虑整体的匹配。对每一复制单元200_1至电流镜210_1至210_N而言，只需考虑局部匹配，于是可降低设计与布局的复杂度。 此外，复制单元200_1至200_N的开关SW3_1至SW3_N分别由信号ENA_1至ENA_N所控制。 在稳压器20中，信号ENA根据信号ENA_1至ENA_N而得到，使得当开关SW3_1至SW3_N中的任一开关导通时，开关SWl会被导通。举例来说，信号ENA可以是信号ENA_1至ENA_N的或逻辑(OR)运算结果。对复制单元200_1至200_N而言，开关SW3_1至SW3_N的尺寸可以相同或不同，其根据顶压降的能力而决定。再者，功率晶体管M3_l至M3_N的尺寸可以相同或不同，其根据复制单元200_1至200_ΝΚ供应的电流而决定。此外，复制单元200_1至 200_Ν内组件的尺寸应该相同于或成比例于基本单元120内组件的尺寸，使得电流Imimrt」 至的每一电流会匹配于电流 mirrorl° 第3图为本发明又一实施例提供的稳压器30。稳压器30包括核心电路400、低通滤波器300以及复制单元500。核心电路400包括放大单元110以及基本单元420。基本单元420包括电流源13、晶体管M5与M6、开关SW4以及电流镜410，其中电流源13从电流镜410汲取(drain)出偏压电流Ibias3，而电流镜410会提供镜射于偏压电流Ibias3的电流 Imimri。复制单元500包括电流源14、晶体管M7与M8、开关SW5以及电流镜510，其中电流源14从电流镜510汲取出偏压电流Ibias4，而电流镜510会提供镜射于偏压电流Ibias4的电流Imimrt。在稳压器30中，晶体管M5与M7为PMOS晶体管，而晶体管M6与M8为NMOS晶体管，其中晶体管M5与M7为原生性组件。当基本单元420与复制单元500在稳态时，由于晶体管M6与M8的尺寸以及电流(即电流Imimrt与Imimrt)是相同的且晶体管M6与M8的栅极皆连接至放大器130的输出端，则晶体管M6与M8的栅极对源极电压会相同。于是，低压降电压V。ut以及放大电压Vamp会一致。相同地，稳压器30亦包括低通滤波器300耦接于晶体管M6的栅极与晶体管M8的栅极之间。相应于由负载的变化或是其他干扰所引起的低压降电压V。ut的变化，晶体管M7的栅极根据偏压电流Ibias4与电流Imimff4的关系所控制，以便将低压降电压V。ut调回。在此实施例中，开关SW4与SW5同时由信号ENA所控制，其中开关SW4与SW5为NMOS晶体管。此外，复制单元500内组件的尺寸需相同于或成比例于基本单元420内组件的尺寸，使电流Imimri会匹配于电流Imi 4。根据本发明的实施例，源极追随式复制无电容的低压降电压稳压器能从几兆赫(MHz)到百兆赫频率范围内提供高PSRR。 此外，透过抵消机制，稳压器更能加强低频的PSRR。因此，源极追随式复制无电容的低压降电压稳压能提供复制的输出电压至相关电路，尤其是电平转换器(level shifter)、数字电路、模拟电路及射频电路等。 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以所附权利要求为准。
权利要求
1.一种稳压器，用以于一输出节点提供一低压降电压，其特征在于，包括一核心电路和至少一复制单元，该核心电路，包括一放大器，具有用于接收一输入电压的一非反相输入端、一反相输入端以及一输出端；一第一电阻，耦接于一接地端以及该放大器的反相输入端之间；一第二电阻，具有耦接于该放大器的反相输入端的一第一端以及一第二端；以及一基本单元，包括一第一晶体管，耦接于一第一电压源以及该第二电阻的第二端之间，具有一栅极； 一第一电流源，耦接于该第一电压源以及该第一晶体管的栅极之间，用以提供一偏压电流；一第二晶体管，具有耦接于该第二电阻的第二端的一第一端、耦接于该放大器的输出端的一栅极以及一第二端，其中该第一晶体管及该第二晶体管为不同类型的金氧半导体晶体管；以及一第一电流镜，耦接于一第二电压源、该第一电流源以及该第二晶体管的第二端； 该至少一复制单元，根据该放大器的输出端的电压在该输出节点产生该低压降电压， 其中该低压降电压的电压水平是根据该输入电压以及该第二电阻与该第一电阻的比值而决定。
2.如权利要求1所述的稳压器，其特征在于，该第一晶体管为N型金氧半导体晶体管而该第二晶体管为P型金氧半导体晶体管，以及其中该第一电压源及该第二电压源分别用以提供一供应电压以及一接地信号；或者，该第一晶体管为P型金氧半导体晶体管而该第二晶体管为N型金氧半导体晶体管，以及其中该第一电压源及该第二电压源分别用以提供一接地信号以及一供应电压。
3.如权利要求1所述的稳压器，其特征在于，该复制单元包括一第三晶体管，耦接于该第一电压源以及该输出节点之间，具有一栅极； 一第二电流源，耦接于该第一电压源以及该第三晶体管的栅极之间，用以提供匹配于该偏压电流的一电流；一第四晶体管，具有耦接于该输出节点的一第一端、耦接于该放大器的输出端的一栅极以及一第二端，其中该第三晶体管及该第四晶体管为不同类型的金氧半导体晶体管，且该第四晶体管的尺寸与该第二晶体管的尺寸相匹配；以及一第二电流镜，耦接于该第二电压源、该第二电流源以及该第四晶体管的第二端； 其中该第一晶体管以及该第三晶体管为原生性组件。
4.如权利要求3所述的稳压器，其特征在于该第一晶体管以及该第三晶体管为N型金氧半导体晶体管，而该第二晶体管以及该第四晶体管为P型金氧半导体晶体管，以及其中该第一电压源及该第二电压源分别用以提供一供应电压以及一接地信号；或者，该第一晶体管以及该第三晶体管为P型金氧半导体晶体管，而该第二晶体管以及该第四晶体管为N型金氧半导体晶体管，以及其中该第一电压源及该第二电压源分别用以提供一接地信号以及一供应电压。
5.如权利要求3所述的稳压器，其特征在于，更包括一滤波器，耦接于该第二晶体管的栅极以及该第四晶体管的栅极之间，用以过滤来自该放大器的输出端的电压的噪声。
6.如权利要求3所述的稳压器，其特征在于，该核心电路更包括 一第一开关，耦接于该第一电压源以及该第一晶体管之间；以及一第二开关，耦接于该第二电压源以及该第二晶体管的栅极之间，以及该复制单元更包括一第三开关，耦接于该第一电压源以及该第三晶体管之间；其中当该稳压器断电时，该第一开关与该第三开关为不导通而该第二开关为导通，以及当该第三开关导通时，该第一开关为导通而该第二开关为不导通。
7.如权利要求1所述的稳压器，其特征在于，该第一电流镜包括一第一镜射晶体管，耦接于该第二电压源以及该第一电流源之间；以及一第二镜射晶体管，耦接于该第二电压源以及该第二晶体管之间，具有一栅极耦接至该第一镜射晶体管的栅极以及该第二晶体管的第二端。
8.如权利要求1所述的稳压器，其特征在于，其中该核心电路更包括 一第一开关，耦接于该第一电压源以及该第一晶体管之间；以及一第二开关，耦接于该第二电压源以及该第二晶体管的栅极之间，其中当该稳压器断电时，该第一开关为不导通而该第二开关为导通，以及当该稳压器通电时，该第一开关为导通而该第二开关为不导通。
9.如权利要求1所述的稳压器，其特征在于，该第一晶体管为原生性组件。
10.一种稳压器，其特征在于，包括一基本单元以及至少一复制单元以及一放大单元，其中，该基本单元和该复制单元各包括一第一晶体管，具有耦接于一第一电压源的一第一端、一栅极及一第二端； 一电流源，耦接于该第一电压源以及该第一晶体管的栅极之间，提供一偏压电流； 一第二晶体管，具有耦接于该第一晶体管的第二端的一第一端、一栅极及一第二端；以及一电流镜，耦接于一第二电压源、该电流源以及该第二晶体管的第二端； 该放大单元，包括耦接于该第二晶体管的栅极的一输出端以及一反馈端，用以在该反馈端放大该放大单元的输入电压，其中该第一晶体管及该第二晶体管为不同类型的金氧半导体晶体管； 其中该基本单元的该第一晶体管的第二端耦接于该放大单元的反馈端，且该复制单元的该第一晶体管的第二端耦接于该稳压器的该输出节点，使得该放大单元与该基本单元形成一反馈回路，以及该复制单元根据该反馈回路中该放大单元的输出端的电压而产生该低压降电压。
11.如权利要求10所述的稳压器，其特征在于，该第一晶体管为第一N型金氧半导体晶体管；该第二晶体管为P型金氧半导体晶体管，以及其中该第一电压源及该第二电压源分别用以提供一供应电压以及一接地信号。
12.如权利要求10或者11所述的稳压器，其特征在于，更包括一滤波器，耦接于该基本单元的该第二晶体管的栅极以及该复制单元的该第二晶体管的栅极之间，用以将来自该放大单元的输出端的电压上的噪声滤除。
13.如权利要求10或者11所述的稳压器，其特征在于，该基本单元更包括一第一开关，耦接于该第一电压源以及该第一晶体管之间；以及一第二开关，耦接于该第二电压源以及该第二晶体管的栅极之间，以及该复制单元更包括一第三开关，耦接于该第一电压源以及该第一晶体管之间；其中当该稳压器断电时，该第一开关与该第三开关为不导通而该第二开关为导通，以及当该第三开关导通时，该第一开关为导通而该第二开关为不导通。
14.如权利要求11所述的稳压器，其特征在于，每一该基本单元以及该复制单元的该电流镜包括一第二 N型金氧半导体晶体管，耦接于该第二电压源以及该电流源之间；以及一第三N型金氧半导体晶体管，耦接于该第二电压源以及该P型金氧半导体晶体管之间，具有一栅极耦接至该第二 N型金氧半导体晶体管的栅极以及该P型金氧半导体晶体管的第二端。
15.如权利要求10所述的稳压器，其特征在于，该基本单元的该第一晶体管以及该复制单元的该第一晶体管为原生性组件。
16.如权利要求10所述的稳压器，其特征在于，该放大单元更包括一放大器，具有用以接收该输入电压的一非反相输入端、一反相输入端以及耦接于该放大单元的输出端的一输出端；一第一电阻，耦接于接地端以及该放大器的反相输入端之间；以及一第二电阻，耦接于该放大器的反相输入端以及该放大单元的反馈端之间。
17.如权利要求16所述的稳压器，其特征在于，该低压降电压的电压水平根据该输入电压以及该第二电阻与该第一电阻的比值而决定。
全文摘要
本发明提供一种稳压器，包括放大器，具有用于接收输入电压的非反相输入端、反相输入端以及输出端；第一电阻，耦接于接地端以及该放大器的反相输入端之间；第二电阻，具有耦接于该放大器的反相输入端的第一端以及第二端；第一晶体管，耦接于第一电压源以及该第二电阻的第二端之间，具有一栅极；第一电流源，耦接于该第一电压源以及该第一晶体管的栅极之间；第二晶体管，具有耦接于该第二电阻的第二端的第一端、耦接于该放大器的输出端的栅极以及第二端；第一电流镜，耦接于第二电压源、该第一电流源以及该第二晶体管的第二端；至少一复制单元，根据该放大器的输出端的电压在该输出节点产生低压降电压。上述方案能使PSRR的性能提高。
文档编号G05F1/56GK102566638SQ20111040457
公开日2012年7月11日 申请日期2011年12月7日 优先权日2010年12月8日
发明者黄健忠 申请人:联发科技(新加坡)私人有限公司