专利名称：基于原核仿生阵列的pid控制器的制作方法
技术领域：
本发明属于电子技术与仿生自修复技术领域，涉及ー种比例积分微分(PID)控制器，特别涉及一种基于原核仿生阵列的PID控制器。
背景技术：
在控制领域，应用最广泛的调节规律为比例、积分、微分控制，简称PID控制。PID控制器在航天的领域应用广泛，而航天飞行器极限温度、强辐射等恶劣工作环境使航天电子系统容易出现较高故障率，影响正常工作，甚至引发重大事，实施航天电子系统的在轨人力维修成本高、难度大，因此，对PID控制器等电子系统的可靠性提出了很高的要求。目前，一般通过关键部件多模冗余来提高电子系统的可靠性。受系统体积限制，不可能对所有系统部件进行冗余配置，一般只能考虑关键部件，因而容错能力有限；由于冗余 系统一般是设计者事先设置的，其对故障的适应能力取决于设计者对系统工作环境的透彻认识，因而环境适应性较差。仿生自修复技术，通过模拟生物体的自检测、自修复机制，设计仿生电子细胞，并用其构造仿生电子阵列。尽管从本质上讲，仿生电子阵列的自修复能力仍是建立在冗余的基础上，但同传统的多模冗余容错机制相比，其容错功能由细胞分布式地自发完成，设计者不需要复杂的设计决策和关于工作环境的先验知识，环境适应能力更强。胚胎电子阵列是基于真核多细胞生物体的发育机制提出的仿生电子阵列，但是真核细胞、细胞间结构都很复杂，而原核细胞、原核细胞群落则相对比较简单，故借鉴、模拟原核细胞及其群落结构，设计比胚胎电子阵列更加高效的原核仿生阵列。
发明内容
本发明的目的是提供一种基于原核仿生阵列的PID控制器，以提高PID控制器等电子系统的可靠性和环境适应能力。本发明的技术解决方案如下基于原核仿生阵列的PID控制器，包括由若干结构相同的原核仿生细胞通过冯诺依曼近邻连接构成的原核仿生阵列；所述原核仿生细胞包括实现原核仿生细胞逻辑功能的功能模块、存储原核仿生细胞配置信息的配置模块、完成配置模块和功能模块的故障自检测与细胞级在线自修复的自检模块和完成原核仿生阵列的重构实现阵列级在线自修复的控制模块。所述的配置模块，包括自身配置信息単元和备份配置信息単元，自身配置信息单元配置细胞的功能模块以完成特定逻辑功能，备份配置信息単元与其右侧相邻细胞的自身配置信息単元内容相同，用于阵列级自修复。所述的功能模块，为D触发器+查找表+加法器结构，通过多个查找表并联实现乘法，通过多个低位加法器串联实现加法。所述的自检模块，对功能模块和配置模块的自身配置进行故障自检测，如果有I位故障就完成细胞级自修复，如果有2位故障就生成故障标志信号触发控制模块由其控制完成阵列级自修复。本发明提供的基于原核仿生阵列的PID控制器的特点是I、通过将PID控制器的功能分解到原核仿生阵列的每个原核仿生细胞，每一列原核仿生细胞完成一次加法、乘法或限幅运算，用整个阵列实现PID控制器功能，该PID控制器具有在线自修复功能。2、所述的原核仿生阵列，由结构相同的原核仿生细胞通过冯诺依曼近邻连接组成 的电子电路，具有细胞级、阵列级在线自修复功能，应用列移除重构机制实现阵列级在线自修复。3、所述的列移除重构机制，当某个原核仿生细胞故障时，将其所在列的全部原核仿生细胞移除，由右侧相邻列的原核仿生细胞代替完成被移除原核仿生细胞的功能。本发明可以提高PID控制器等电子系统的可靠性和环境适应能力。
图I是本发明提供的原核仿生阵列总体结构图。图2是本发明提供的原核仿生阵列的功能分解图。图3是本发明提供的原核仿生阵列重构机制原理图。图4是本发明提供的原核仿生阵列中原核仿生细胞的连接图。图5是本发明提供的原核仿生细胞的结构图。图6是本发明提供的原核仿生细胞中功能模块的结构图。图7是本发明提供的原核仿生细胞中配置模块的结构图。
具体实施例方式为了使本发明的目的、技术方案和优点更加清楚，下面将结合利用本发明设计的3行8列的原核仿生阵列对本发明做进ー步的详细说明，而不是限制发明的范围。PID控制器时域离散增量型PID控制算法计算公式为u (k) = u (k_l)+KP[e (k) _e (k_l)](I)+K1 e (k) +Kd [e (k) ~2e (k_l) +e (k_2)]其中KP、K1' Kd分别为PID控制器的比例、积分、微分系数，e (k)、e(k-l)、e (k_2)分别为当前控制周期、上ー控制周期、再上ー控制周期的误差，u(k)为本控制周期的输出，u(k-l)为上ー控制周期的输出。式(I)可简记为u (k) = u (k~l) +k0e (k) +k^ (k~l) +k2e (k~2) (2)其中k0= WKd, Ii1 = -KP-2KI； k2 = Kdo 如果 KP、K1' Kd 给定，则參数 k。、Ii1 和
k2可以确定。另外考虑到实际应用，PID控制器一般还会对输出的结果u(k)进行限幅，SP
Umax，U㈨〉U臓
u(k) = < Umin，u(k) < Umin(3)
u(k)，其它情况
阵列要实现PID控制器功能，即要实现公式(2)和(3)的计算。实现该公式(2)需要3个乘法和4个加法和4个存储器(其中3个可以逐个延迟)，实现公式(4)需要2个比较器和多路选择器。PID控制器输入e位宽为8位，系数Ici Gv Ic1或k2)位宽为8位，则乘法器的输出为16位。取Umax位宽23位且Umax = -Umin, u (k)位宽为24位，则查找表输出应为24位。设计的原核仿生阵列，每列实现一次存储(延迟)、一次乘法(或者限幅)和一次加法，可用3行4列的细胞阵列实现PID控制器功能，每个细胞包含ー个8位的加法器，8个8-LUT，8个D触发器。本实施例提供的原核仿生阵列由3行8列共24个原核仿生细胞构成，4列用于实现功能，4列用于备份自修复。原核仿生阵列结构如图I所示。PID控制器功能在原核仿生阵列上的功能分解如图2所示。前3列的工作原理相同，以第I列为例D触发器实现移位存储功能，完成信号e(k)到e(k-l)的转换，3个原核仿生细胞的8-LUT并联完成常系数乘法P(k-l) = k-eQi-Dd个原核仿生细胞的8位加法器级联完成加法y(k-l)=y (k) +p (k-1)。第3列完成限幅计算D触发器实现移位存储功能，完成信号u (k)到u (k-1)的转换，3个原核仿生细胞的8位加法器级联完成加法y = y (k-2) +u (k-1)，3个原核仿生细胞的8-LUT并联完成y到u(k)的限幅运算。原核仿生阵列的自修复采用列移除重构机制当某一原核仿生细胞发生故障吋，该列的所有原核仿生细胞被移除，右侧各列原核仿生细胞依次代替完成其功能，使阵列功能保持正常，即阵列级在线自修复功能，原理如图3所示当第2列中的原核仿生细胞2-2出现故障时，其所在列原核仿生细胞0-2、1-2、2-2全部被移除，由先前第3列原核仿生细胞0-3、1-3、2-3完成原核仿生细胞0-2、1-2、2-2的功能，原核仿生细胞0-3、1-3、2-3的功能由其右侧相邻列的细胞完成。原核仿生阵列是由硬件结构完全相同的原核仿生细胞构成。原核仿生细胞结构及连接关系如图4、图5所示，由功能模块、配置模块、自检模块和控制模块组成。各原核仿生细胞，其输入端包括8位宽度的数据WiO和Wil、l位宽度的数据Ni、时钟Clk、配置数据WciO和WciI、控制信号Sci和Nci、以及控制信号Wci ;其输出端包括包括8位宽度的数据EoO和EolU位宽度的数据So、配置数据EcoO和Ecol、控制信号Nco和Sco,以及控制信号Eco ;所有细胞的时钟Clk信号连接到一起；所述细胞除时钟Clk信号以外的所有信号通过冯诺依曼近邻连接细胞的WiO、Wil、WciO、WciI、Wci依次对应连接左侧细胞的EoO、Eol、EcoO、Eco I、Eco ,Ni, Nci 依次对应连接上方细胞的 So、Sco，EoO、Eo I、EcoO、Eco I、Eco 依次对应连接右侧细胞的WiO、Wi I、Wc iO、Wc i I、Wc i，So、Sco依次对应连接下方细胞的Ni、Ne i。原核仿生阵列实现的PID控制器的8位误差输入e连接到原核阵列最左侧列3个原核仿生细胞的WiO，原核仿生阵列最右侧列3个原核仿生细胞的EoO并列作为控制器的24位控制量输出u(k)。功能模块结构如图6所示包括8组8位2选I多路选择器Ml、M2、M3、M4、M5、M6、M7和M8，I组8位D触发器DFF，I个8输入查找表LUT，I个8位加法器ADD和少量组合逻辑；DFF时钟接Clk，数据输入为M2的输出，输出为DFF_o ;查找表LUT的输入为Ml输出，输出为LUT_o ;加法器ADD的两个被加数输入为Wil和M4输出，进位输入为Ni，相加结 果为ADD_o，进位输出接So ；M1的O输入接AB，I输入接M3输出；M2的O输入接WiO，I输入接M5输出；M3的O输入接DFF_o，I输入接ADD_o ；M4的O输入接LUT_o，I输入接DFF_o ；M5的O输入接ADD_o，I输入接LUT_o ；M6的O输入接DFF_o，I输入接M5输出；M7的O输入接Wil，I输入接M5输出；M8的O输入接WiO，I输入接M6输出；EoO为M8输出；Eol为M7输出。功能単元实现的具体逻辑功能由配置模块输出的配置信息Reg(包括Reg
，Reg[l]，Reg [2], Reg [3], Reg [lut])决定，并受控制模块的输出控制信号Control (包括fN、work_faultN)控制。功能模块实现的功能如下(參见图2):在时钟信号Clk的作用下利用DFF对从WiO输入的误差信号e进行存储移位操作，输出DFF_o并最后从EoO输出；将DFF_o通过LUT完成乘法，输出LUT_o ;将相乘的结果LUT_o与Wil相加并从Eol输出。第3列原核仿生细胞3个LUT并联完成限幅运算并将结果从EoO输出，同时利用DFF进行移位存储。后面4列备用细胞，数据直接从WiO传送到EoO，最后PID控制器的控制量输出u (k)从第7列原核仿生细胞的WiO输出。配置模块包括2个移位寄存器(自身配置信息単元和备份配置信息単元)和3个多路选择器M9、MlO和Mll，具体的连接关系如图7所示M9的O输入接备份配置信息单元的输出，I输入接WciO ；M10的O输入接Wcil，I输入接M9的输出；M11的O输入接WciO，I输入接自身配置信息单元的输出。EcoO接Mll输出；Ecol接MlO输出。2个移位寄存器在EN有效时在Clk的作用下进行移位操作。模块受Re_conf (包括EN、fN、LfN)信号控制。自检模块利用扩展汉明码原理对配置模块的Reg信号和功能模块的Do_LUTo(包括DFF_o和LUT_o信号)信号进行故障检测，如果发现I位故障就自动修复该信号，如果有 两位故障就发出故障信号Fault到控制模块触法阵列级重构。控制模块为通用时序逻辑电路，在Fault信号和Wei、Sci和Nci作用下，生成控制信号Control、Re_conf、Eco、Sco和Nco。Clk为自检模块、控制模块的时钟信号。
权利要求
1.一种基于原核仿生阵列的PID控制器，其特征是包括由若干结构相同的原核仿生细胞通过冯诺依曼近邻连接构成的原核仿生阵列；所述原核仿生细胞包括实现原核仿生细胞逻辑功能的功能模块、存储原核仿生细胞配置信息的配置模块、完成配置模块和功能模块的故障自检测与细胞级在线自修复的自检模块和完成原核仿生阵列的重构实现阵列级在线自修复的控制模块。
2.根据权利要求I所述的基于原核仿生阵列的PID控制器，其特征是所述的配置模块，包括自身配置信息単元和备份配置信息単元，自身配置信息単元配置细胞的功能模块以完成特定逻辑功能，备份配置信息単元与其右侧相邻细胞的自身配置信息単元内容相同，用于阵列级自修复。
3.根据权利要求2所述的基于原核仿生阵列的PID控制器，其特征是所述的功能模块，为D触发器+查找表+加法器结构，通过多个查找表并联实现乘法，通过多个低位加法器串联实现加法。
4.根据权利要求3所述的基于原核仿生阵列的PID控制器，其特征是所述的自检模块，对功能模块和配置模块的自身配置进行故障自检测，如果有I位故障就完成细胞级自修复，如果有2位故障就生成故障标志信号触发控制模块由其控制完成阵列级自修复。
全文摘要
本发明公开了一种基于原核仿生阵列的PID控制器，包括由若干结构相同的原核仿生细胞通过冯诺依曼近邻连接构成的原核仿生阵列；所述原核仿生细胞包括实现原核仿生细胞逻辑功能的功能模块、存储原核仿生细胞配置信息的配置模块、完成配置模块和功能模块的故障自检测与细胞级在线自修复的自检模块和完成原核仿生阵列的重构实现阵列级在线自修复的控制模块。本发明PID控制器具有在线自修复功能，可以提高PID控制器等电子系统的可靠性和环境适应能力。
文档编号G05B11/42GK102662317SQ20121008357
公开日2012年9月12日 申请日期2012年3月27日 优先权日2012年3月27日
发明者卓清琪, 李岳, 李廷鹏, 王南天, 钱彦岭 申请人:中国人民解放军国防科学技术大学