专利名称：电压调节器的制作方法
技术领域：
本发明涉及具有冲击电流防止电路的电压调节器，更具体而言，涉及控制冲击电流防止电路的输出电压检测电路。
背景技术：
对以往的冲击电流防止电路进行说明。图3是以往的恒压电路的电路图。以往的恒压电路由恒压源401和软启动电路构成。软启动电路具有比较器404、延迟电路412、恒流源407、电容408、电阻403和开关402、410、411。恒流源407和电容408的接点与恒压电路的输出端子101连接。比较器404的非反转输入端子与输出端子101连接，反转输入端子经由偏置电压405与恒压源401的输出端子连接。比较器404的输出端子与开关402、恒流源407以及延迟电路412连接。延迟电 路412的输出端子与开关411连接。电容408从恒流源407接收恒定电流Ic的电流而被充电。比较器404对从恒压源401的输出电压减去预定的偏置电压405后的电压、和恒流源407与电容408的接点电压进行比较，输出与其比较结果对应的信号。当恒流源407与电容408的接点处的电压高于从恒压源401的输出电压减去预定的偏置电压405后的电压时，开关402接通，恒流源407停止，延迟电路412开始工作。当开关402接通时，从恒压源401经由电阻403，按照RC的时间常数向电容408进行充电。延迟电路412在从接收到比较器404的信号起经过预定时间后接通开关411。当开关411接通时，直接将恒压源401的输出电压输出到输出端子101。接着，对以往的恒压电路的动作进行说明。在开关410接通的状态下，恒压电路停止工作，输出端子101的输出电压成为0V。当开关410断开时，恒压电路开始工作。从恒流源407接收恒定电流Ic的电流，开始对电容408进行恒流充电。此时，输出端子101的输出电压根据恒定电流Ic和电容408直线上升。当充电到电容408的电压超过从恒压源401的电压减去偏置电压405后的电压时，比较器404的输出信号反转。因此，开关402接通，恒流源407停止，延迟电路412开始工作。由于恒流源407停止，由此，恒压源401的输出电压经由电阻403向电容408进行充电。在从延迟电路412开始工作起经过预定时间后，开关411接通，由此，恒压源401的输出电压直接成为输出端子101的输出电压。如以上所说明的那样，恒压电路的输出端子101的输出电压逐渐上升，由此能够防止恒压电路的输出端子101的冲击电流(例如参照专利文献I图2)。专利文献I日本特开2000-56843号公报但是，在现有技术中，存在如下问题在输出电压上升后，仍然在软启动电路中流过电流，因此浪费了电流。
发明内容
本发明鉴于上述问题，提供一种电压调节器在电压调节器的启动之后，能够立即高速地、且以恰当的时机停止冲击电流防止电路的工作，从而能够削减消耗电流。本发明的具有冲击电流防止电路的电压调节器具有输出基准电压的基准电压电路；输出晶体管；差动放大电路，其对所述基准电压与分压电压之差进行放大而输出，控制所述输出晶体管的栅极，所述分压电压是对所述输出晶体管输出的输出电压进行分压而得到的；冲击电流防止电路，其控制所述输出晶体管的栅极电压，防止冲击电流；以及输出电压检测电路，其控制所述冲击电流防止电路，该电压调节器的特征在于，所述输出电压检测电路具有恒流电路，其输入端子与电源端子连接，输出端子与所述输出电压检测电路的输出端子连接；电容，其一端与所述输出电压检测电路的输出端子连接，另一端与接地端子连接；放大器，其反转输入端子被输入所述分压电压，非反转输入端子被输入所述基准电压；第一晶体管，其源极与电源端子连接，栅极与所述输出电压检测电路的输出端子连接，漏极与所述放大器的电源端子连接；以及第二晶体管，其源极与电源端子连接，栅极与所述放大器的输出端子连接，漏极与所述输出电压检测电路的输出端子连接。本发明的具有冲击电流防止电路的电压调节器监视电压调节器的输出电压，能够高速地且以恰当的时机断开冲击电流防止电路，而且能够切断电压检测电路的电流路径， 因此能够实现低功耗化。
图I是示出第一实施方式的具有冲击电流防止电路的电压调节器的电路图。图2是示出第二实施方式的具有冲击电流防止电路的电压调节器的电路图。图3是以往的具有冲击电流防止电路的恒压电路的电路图。标号说明100 :接地端子150:电源端子180:输出端子101 :基准电压电路102:差动放大电路103:冲击电流防止电路113、213、513 :输出电压检测电路204、5OI、5O8 :恒流电路401 :恒压源201 :放大器
具体实施例方式参照附图对用于实施本发明的方式进行说明。实施例I图I是第一实施方式的具有冲击电流防止电路的电压调节器的电路图。第一实施方式的电压调节器由以下部分构成基准电压电路101、差动放大电路102、输出晶体管104、分压电路的电阻105和106、冲击电流防止电路103、输出电压检测电路213。输出电压检测电路213由以下部分构成PM0S晶体管202、203、恒流电路204、带有偏置的放大器201、电容 205。关于差动放大电路102，其反转输入端子与基准电压电路101的一个端子连接，非反转输入端子与电阻105和106的连接点连接，输出端子与输出晶体管104的栅极以及冲击电流防止电路103的输出端子连接。基准电压电路101的另一个端子与接地端子100连接。关于带有偏置的放大器201，其非反转输入端子与基准电压电路101的一个端子连接，反转输入端子与电阻105和106的连接点连接，输出端子与PMOS晶体管203的栅极连接。关于PMOS晶体管203，其漏极与冲击电流防止电路103的输入端子连接，源极与电源端子150连接。关于PMOS晶体管202，其栅极与冲击电流防止电路103的输入端子连接，漏极与带有偏置的放大器201的电源端子连接，源极与电源端子150连接。恒流电路204的一个端子与冲击电流防止电路103的输入端子以及电容205的一个端子连接，恒流电路204的另一个端子与电源端子150连接。电容205的另一个端子与接地端子100连接。
接着，对本实施方式的电压调节器的动作进行说明。电阻105和106对作为输出端子180的电压的输出电压Vout进行分压，输出分压电压Vfb。差动放大电路102对基准电压电路101的输出电压Vref和分压电压Vfb进行比较，控制输出晶体管104的栅极电压，使得输出电压Vout恒定。当输出电压Vout高于预定电压时，分压电压Vfb高于基准电压Vref。并且，差动放大电路102的输出信号(输出晶体管104的栅极电压)变高，输出晶体管104向截止变化，输出电压Vout变低。由此将输出电压Vout控制为恒定。此外，当输出电压Vout低于预定电压时，进行与上述相反的动作，从而输出电压Vout变高。由此将输出电压Vout控制为恒定。接着，对本实施方式的电压调节器的电源电压启动时的动作进行说明。在电源启动之后，输出电压检测电路213的输出端子的电压成为接地电压，因此PMOS晶体管202导通并将电源提供给带有偏置的放大器201。由于输出电压Vout尚未上升，因此分压电压Vfb是低于基准电压Vref的电压，带有偏置的放大器201输出高电平(Hi)，使PMOS晶体管203截止。因此，恒流电路204的电流对电容205进行充电，输出电压检测电路213的输出端子的电压逐渐升高。冲击电流防止电路103在接收到输出电压检测电路213的低电平(Lo)信号的期间进行工作以防止冲击电流。输出电压检测电路213的输出的上升时间由恒流电路204的电流值和电容205的电容值决定，且被设定为比电压调节器的启动时间长，使得在电压调节器的启动中不停止冲击电流防止电路103的工作。冲击电流防止电路103在输出电压检测电路213的输出上升一定程度后停止工作，从而在电压调节器的启动后不再消耗电流。并且，输出电压检测电路213中，PMOS晶体管202截止，停止带有偏置的放大器201的工作，因此在电压调节器的启动后不再消耗电流。带有偏置的放大器201在非反转输入端子上带有偏置，使得分压电压Vfb比基准电压Vref高。由此，能够防止以下情况当分压电压Vfb上升到基准电压Vref附近时，反复开启、关闭冲击电流防止电路103和输出电压检测电路213的工作。如上所述，第一实施方式的电压调节器能够在电压调节器的启动之后，立即高速地且以恰当的时机断开冲击电流防止电路，且在断开冲击电流防止电路后停止输出电压检测电路的供电，因此能够削减消耗电流。实施例2图2是第二实施方式的电压调节器的电路图。与图I的不同点为，具有与输出电压检测电路213不同结构的输出电压检测电路513。对第二实施方式的电压调节器的连接进行说明。省略与第一实施方式相同部分的说明。关于PMOS晶体管203，其漏极与冲击电流防止电路103的输入端子连接，源极与电源端子150连接，栅极与NMOS晶体管506的源极以及NMOS晶体管507的漏极连接。关于PMOS晶体管202，其栅极与冲击电流防止电路103的输入端子连接，漏极与NMOS晶体管506的栅极以及恒流电路508的一个端子连接，源极与电源端子150连接。恒流电路508的另一个端子与接地端子100连接。恒流电路204的一个端子与冲击电流防止电路103的输入端子以及电容205的一个端子连接，恒流电路204的另一个端子与电源端子150连接。电容205的另一个端子与接地端子100连接。关于恒流电路501，其一个端子与NMOS晶体管506的漏极连接，另一个端子与电源端子150连接。关于NMOS晶体管507，其栅极与差动放大电路102的非反转输入端子连接，源极与接地端子100连接。、
接着，对第二实施方式的电压调节器的动作进行说明。恒流源501和NMOS晶体管507构成了单端放大器(single end amplifier)。该单端放大器将反转阈值设定得比反馈电压Vfb稍低。在电源启动之后，输出电压检测电路513的输出端子的电压成为接地电压，因此PMOS晶体管202导通。NMOS晶体管506的栅极电压成为高电平，所以NMOS晶体管506导通，因此单端放大器开始工作。输出端子180的电压也是接地电压，因此单端放大器输出高电平，使PMOS晶体管203截止。因此，恒流电路204的电流对电容205进行充电，输出电压检测电路513的输出端子的电压逐渐升高。冲击电流防止电路103在接收到输出电压检测电路513的低电平信号的期间进行工作以防止冲击电流。输出电压检测电路513的输出的上升时间由恒流电路204的电流值和电容205的电容值决定，且被设定为比电压调节器的启动时间长，使得在电压调节器的启动中不停止冲击电流防止电路103的工作。当输出端子180的电压进一步变高，从而反馈电压Vfb超过单端放大器的反转阈值时，单端放大器的输出反转而输出低电平信号。PMOS晶体管203导通，因此输出电压检测电路513的输出端子的电压成为高电平，冲击电流防止电路103关闭。同时，PMOS晶体管202也截止，因此，恒流电路508使得NMOS晶体管506的栅极电压成为接地电压。由于PMOS晶体管202和NMOS晶体管506截止，因此，输出电压检测电路513中不再存在电流路径，不再消耗电流。如以上所说明的那样，第二实施方式的电压调节器能够高速且以恰当的时机断开冲击电流防止电路，且在断开冲击电流防止电路后停止输出电压检测电路的供电，因此能够实现低功耗化。
权利要求
1.一种电压调节器，其具有 输出基准电压的基准电压电路； 输出晶体管； 差动放大电路，其对所述基准电压与分压电压之差进行放大而输出，控制所述输出晶体管的栅极，所述分压电压是对所述输出晶体管输出的输出电压进行分压而得到的；冲击电流防止电路，其控制所述输出晶体管的栅极电压，防止冲击电流；以及输出电压检测电路，其控制所述冲击电流防止电路， 该电压调节器的特征在于， 所述输出电压检测电路具有 恒流电路，其输入端子与电源端子连接，输出端子与所述输出电压检测电路的输出端子连接； 电容，其一端与所述输出电压检测电路的输出端子连接，另一端与接地端子连接； 放大器，其反转输入端子被输入所述分压电压，非反转输入端子被输入所述基准电压； 第一晶体管，其源极与电源端子连接，栅极与所述输出电压检测电路的输出端子连接，漏极与所述放大器的电源端子连接；以及 第二晶体管，其源极与电源端子连接，栅极与所述放大器的输出端子连接，漏极与所述输出电压检测电路的输出端子连接。
2.一种电压调节器，其具有 输出基准电压的基准电压电路； 输出晶体管； 差动放大电路，其对所述基准电压与分压电压之差进行放大而输出，控制所述输出晶体管的栅极，所述分压电压是对所述输出晶体管输出的输出电压进行分压而得到的；冲击电流防止电路，其控制所述输出晶体管的栅极电压，防止冲击电流；以及输出电压检测电路，其控制所述冲击电流防止电路， 该电压调节器的特征在于， 所述输出电压检测电路具有 第一恒流电路，其输入端子与电源端子连接，输出端子与所述输出电压检测电路的输出端子连接； 电容，其一端与所述输出电压检测电路的输出端子连接，另一端与接地端子连接； 第一晶体管，其源极与电源端子连接，栅极与所述输出电压检测电路的输出端子连接; 第二恒流电路，其输入端子与所述第一晶体管的漏极连接，输出端子与接地端子连接; 第二晶体管，其源极与电源端子连接，漏极与所述输出电压检测电路的输出端子连接； 第三恒流电路，其输入端子与电源端子连接； 第三晶体管，其漏极与所述第三恒流电路的输出端子连接，栅极与所述第一晶体管的漏极连接，源极与所述第二晶体管的栅极连接；以及第四晶体管，其漏极与所述第三晶体管的源极连接，栅极被输入所述分压电压，源极与接地端子连接。
全文摘要
本发明提供一种电压调节器，能够在电压调节器的启动之后，立即高速地且以恰当的时机停止冲击电流防止电路的工作，能够削减消耗电流。该电压调节器具有输出电压检测电路，该输出电压检测电路构成为在电压调节器的启动时，如果检测到输出端子的电压低，则通过检测信号使冲击电流防止电路工作，当检测到输出端子的电压成为预定电压时，停止冲击电流防止电路的工作，并且切断输出电压检测电路的电源路径。
文档编号G05F1/56GK102736656SQ20121008843
公开日2012年10月17日 申请日期2012年3月29日 优先权日2011年3月30日
发明者S·亨 申请人:精工电子有限公司