专利名称：稳压器的制作方法
技术领域：
本发明涉及稳压器(voltage regulator)的相位补偿电路和低消耗电力化。
背景技术：
作为以往的不受输出电容、输出电阻影响而稳定动作的稳压器，如图6所示的电路被众所周知。以往的稳压器，包括基准电压电路101、差动放大电路102、PMOS晶体管106、相位补偿电路460、电阻108、109、接地端子100、输出端子121、电源端子150。相位补偿电路460由恒流电路405、NM0S晶体管401、406、403、408、电容407、电阻404。差动放大电路102由如图7所示的I级放大器构成。·
作为连接方法，差动放大电路102的反相输入端子连接于基准电压电路101，非反相输入端子连接于电阻108和109的连接点，输出端子连接于PMOS晶体管106的栅极(gate)及NMOS晶体管401的漏极(drain)。基准电压电路101的另一端连接于接地端子100。NMOS晶体管401的源极(source)连接于NMOS晶体管403的漏极，其栅极连接于NMOS晶体管406的栅极及漏极。NMOS晶体管403的源极连接于接地端子100，其栅极连接于电阻404及NMOS晶体管408的漏极。NMOS晶体管408的源极连接于接地端子100，其栅极连接于电阻404的另一端及电容407，其漏极连接于NMOS晶体管406的源极。NMOS晶体管406的漏极连接于恒流电路405，恒流电路405的另一端连接于电源端子150。PMOS晶体管106的源极连接于电源端子150，其漏极连接于输出端子121及电容407的另一端以及电阻108的另一端。电阻109的另一端连接于接地端子100 (例如，参见非专利文献I)。非专利文献I :电气电子工程师学会电路及系统汇刊I辑论文，VOL. 54，NO. 9，2007年9月(图 13) (IEEE TRANSACTIONS ON CIRCUITS AND SYSTEM-I : REGULAR PAPERS,VOL. 54, NO. 9, SEPTEMBER 2007 (Fig. 13·))。
发明内容
然而，以往的技术中，其结构为相位补偿电路460将差动放大电路102的输出端子的电流的一部分流向大地(ground)。因此，存在电流从差动放大电路102的晶体管503流向输出，流入输入晶体管501、504的电流失衡而发生偏移(offset)、难以得到正确的输出电压的问题。另外，为使相位补偿电路460的动作不受负载电流大小的影响，始终保持一定的电流流动，所以在轻负载时不必要地消耗大量电力。因此，本发明的目的在于解决上述问题，提供能够不受输出电容、输出电阻影响而稳定动作，得到正确的输出电压，且能够降低轻负载时的消耗电力的稳压器。本发明的稳压器具备误差放大电路，放大并输出基准电压和对输出晶体管输出的电压分压后的分压电压之差，控制所述输出晶体管的栅极；以及相位补偿电路，其特征在于，所述相位补偿电路具备第一晶体管，其漏极连接于所述误差放大电路的输出端子;第二晶体管，其漏极连接于所述第一晶体管的栅极，而栅极通过电阻与所述第一晶体管的栅极连接；电流镜电路，连接于所述误差放大电路的输出端子和所述第一晶体管的漏极以及所述第二晶体管的漏极；电容，在所述第二晶体管的栅极和所述输出晶体管的漏极之间连接。本发明的具备相位补偿电路的稳压器，能够做到不会因流入差动放大电路的输入晶体管的电流失衡而产生偏移，而得到正确的输出电压，不受输出电容、输出电阻的影响稳定且高速地动作。进而，能够将轻负载时的消耗电力抑制在低水平。
图I是示出稳压器的第I实施方式的电路 图2是示出电流镜电路的第I实施方式的电路图； 图3是示出电流镜电路的第2实施方式的电路 图4是示出电流镜电路的第3实施方式的电路 图5是示出电流镜电路的第4实施方式的电路 图6是示出以往的稳压器的电路 图7是示出由I级放大器构成的差动放大电路的电路图。
具体实施例方式以下，参照
本发明的实施方式。实施例I
首先，说明稳压器的结构。图I是示出本发明的稳压器的电路图。稳压器包括基准电压电路101、差动放大电路102、相位补偿电路160、PMOS晶体管106、电阻108、109、接地端子100、输出端子121、电源端子150。相位补偿电路160包括NMOS晶体管112、114、电容115、电阻113、电流镜电路110。电流镜电路具有4个端子端子I、端子2、端子3及端子4 ;对应输入端子I的电压，从端子2、端子3输出规流。接下来，说明稳压器的要素电路的连接。差动放大电路102的反相输入端子连接于基准电压电路的101，非反相输入端子连接于电阻108和109的连接点，输出端子连接于PMOS晶体管106的栅极及NMOS晶体管112的漏极及电流经电路110的端子I及端子2。基准电压电路101的另一端连接于接地端子100。NMOS晶体管112的源极连接于接地端子100，其栅极连接于电阻113及NMOS晶体管114的漏极。NMOS晶体管114的栅极连接于电阻113的另一端及电容115，其漏极连接于电流镜电路的端子3，其源极连接于接地端子100。电流镜电路的端子4连接于电源端子150。PMOS晶体管106的源极连接于电源端子150，其漏极连接于输出端子121、电容115的另一端及电阻108的另一端。电阻109的另一端连接于接地端子100。接下来，说明稳压器的动作。当输出端子121的电压变高时，节点120的电压也变高。当节点120的电压变得比基准电压101的电压还要高时，差动放大电路102的输出电压变高。从而，因为PMOS晶体管106的栅极电压变高，所以PMOS晶体管106的漏极电流减少，输出端子121的电压变低。因此，输出端子被控制为固定的所希望电压。
在此，图I中所示的稳压器，以以下公式表示的频率产生极点(pole)
I
命 j 丽____ _^__· . * (I )
-F晒
φ2 =(商f議(O,Vi I·* 氧》(..議)· , ⑵
IWi^ OR1是差动放大电路102的输出阻抗的寄生电阻分量。Rwt是连接于输出端子121的负载电阻。Gmpitl6是PMOS晶体管106的跨导(transconductance)。GmN114是NMOS晶体管114的跨导。R113是电阻113的电阻值。C113是电容115的电容值。Cwt是被连接的输出电容。Ce是PMOS晶体管106的栅极电容值。 由公式I、公式2能够知道，第一极点和第二极点的位置能够通过电阻113和电容115及NMOS晶体管114的跨导调节，能够在不受输出电阻Rwt、输出电容Ctjut的值影响稳定动作的情况下进行调节。因为差动放大电路102的输出端子连接于NMOS晶体管112的漏极和电流镜电路110，所以流向NMOS晶体管112的电流可以从电流镜电路110流出。而且，因为从差动放大电路102的输出端子流向NMOS晶体管112的电流不再流动，差动放大电路102的输入级的晶体管中也产生偏移的情形也会消失。由此，因偏移产生的输出电压的偏差消除，从而能够正确地设定输出电压。另外，由上面的公式能够知道，负载电阻Rwt足够大时，即使将GmN114变小也能够分离第一极点和第二极点的位置。在此，MOS晶体管的Gm由以下公式表示。Gm = (2lm/^}XiV/Lf2…(3)。由上面的公式能够知道，负载电阻Rwt足够大时，即使将相位补偿电路160的NMOS晶体管114的漏极电流变小也能够稳定地动作。因此，通过对应PMOS晶体管106向负载电阻Rtjut流动的电流的大小限制电流镜电路101向相位补偿电路160流动的电流值，能够将驱动电流抑制在低水平。如上所述，本发明的稳压器，不会在差动放大电路102的输入级的晶体管上产生偏移，由偏移导致的输出电压的偏差消除，从而能够正确地设定输出电压。且，能够对应PMOS晶体管106向负载电阻Rtjut流动的电流的大小，将相位补偿电路160的消耗电流抑制在低水平。实施例2
图2是表示本发明的稳压器涉及的电流镜电路110的第I实施方式的电路图。电流镜电路110包括PMOS晶体管201,202,203,204,NMOS晶体管205、206。PMOS晶体管201的源极连接于电源端子150，其栅极连接于差动放大电路102的输出即节点130，其漏极连接于NMOS晶体管205的漏极。NMOS晶体管205的源极连接于接地端子100，其栅极连接于NMOS晶体管205的漏极及NMOS晶体管206的栅极。NMOS晶体管206的源极连接于接地端子100，其漏极连接于PMOS晶体管202的漏极。PMOS晶体管202的源极连接于电源端子150，其栅极连接于PMOS晶体管202的漏极及PMOS晶体管203和PMOS晶体管204的栅极。PMOS晶体管203的源极连接于电源端子150，其漏极连接于相位补偿电路160的NMOS晶体管112的漏极。PMOS晶体管204的源极连接于电源端子150，其漏极连接于相位补偿电路160的NMOS晶体管114的漏极。第I实施形态的电流镜电路中，形成差动放大电路102的输出的PMOS晶体管106的栅极电压被输入到PMOS晶体管201的栅极中，对应PMOS晶体管106流入负载电阻的电流值，PMOS晶体管201的漏极电流发生变化。PMOS晶体管201的漏极电流被NMOS晶体管205,206的电流镜映射到PMOS晶体管202中，通过PMOS晶体管202、203、204的电流镜，相位补偿电路160中产生与PMOS晶体管106流向负载电阻的电流值对应的镜像电流。如上所述，具备附有第I实施方式的电流镜电路的相位补偿电路的本发明的稳压器，在差动放大电路102的输入级的晶体管上不会产生偏移，由偏移导 致的输出电压的偏差消除从而能够正确地设定输出电压。且，能够对应PMOS晶体管106流向负载电阻Rwt的电流的大小，将相位补偿电路160的消耗电流抑制在低水平。实施例3
图3是示出本发明的稳压器涉及的电流镜电路110的第2实施方式的电路图。第2实施方式的电流镜电路是追加有NMOS晶体管301、302，能够以低电压驱动电流镜电路，且正确的电流镜。将NMOS晶体管301追加于PMOS晶体管201和NMOS晶体管205之间，将NMOS晶体管205的栅极连接于NMOS晶体管301的漏极。将NMOS晶体管302追加于PMOS晶体管202和NMOS晶体管206之间，将NMOS晶体管206的栅极连接于NMOS晶体管301的漏极。NMOS晶体管301、302的栅极电压由另外的电路供给。第2实施方式的电流镜电路中，NMOS晶体管301、302作为栅-阴(cascode)电路动作，提高NMOS晶体管205、206的电流镜电路的精度。另外，通过用另外的电路供给NMOS晶体管301、302的栅极电压，能够将由NMOS晶体管205、206、301、302构成的栅-阴型电流镜电路的消耗电流的上限抑制在低水平。如上所述，具备附有第2实施方式的电流镜电路的相位补偿电路的本发明的稳压器，在差动放大电路102的输入级的晶体管上不会产生偏移，由偏移导致的输出电压的偏差消除从而能够正确地设定输出电压。且，能够对应PMOS晶体管106流向负载电阻Rwt的电流的大小，将相位补偿电路160的消耗电流抑制在低水平，PMOS晶体管106流向负载电阻的电流值大时，进行限制以使相位补偿电路160的驱动电流不会过大。实施例4
图4是示出本发明的稳压器涉及的电流镜电路110的第3实施方式的电路图。第3实施方式的电流镜电路，将NMOS晶体管401作为电流源追加于PMOS晶体管201和NMOS晶体管205之间。NMOS晶体管401为耗尽(d印letion)型晶体管，其栅极连接于NMOS晶体管205的漏极。源极、漏极间电压被固定的耗尽型晶体管在动作状态到达饱和区域后作为恒流源动作。PMOS晶体管201参照的PMOS晶体管106流动的负载电流值超过某个固定的值后NMOS晶体管401作为恒流源动作，从而限制相位补偿电路160的驱动电流。如上所述，具备附有第3实施方式的电流镜电路的相位补偿电路的本发明的稳压器，在差动放大电路102的输入级的晶体管上不会产生偏移，由偏移导致的输出电压的偏差消除从而能够正确地设定输出电压。且，能够对应PMOS晶体管106流向负载电阻Rwt的电流的大小，将相位补偿电路160的消耗电流抑制在低水平，PMOS晶体管106流向负载电阻的电流值大时，进行限制以使相位补偿电路160的驱动电流不会过大。实施例5
图5是示出本发明的稳压器涉及的电流镜电路110的第4实施方式的电路图。第4实施方式的电流镜电路，追加恒流源电路506以替代NMOS晶体管205。恒流源电路506包括PMOS晶体管501和502、NMOS晶体管503和504、电阻505。PMOS晶体管501 的源极连接于PMOS晶体管201的漏极，其栅极连接于PMOS晶体管501的漏极，其漏极连接于NMOS晶体管503的漏极。PMOS晶体管502的源极连接于PMOS晶体管201的漏极，其栅极连接于PMOS晶体管501的漏极，其漏极连接于NMOS晶体管504的漏极。NMOS晶体管503的栅极连接于NMOS晶体管504的漏极，其源极连接于电阻505。NMOS晶体管504的栅极连接于NMOS晶体管504的漏极，其源极连接于接地端子100。电阻505的另一端连接于接地端子100。PMOS晶体管501、502构成电流镜电路。NMOS晶体管503、504够成栅极彼此连接的电流镜电路，而NMOS晶体管503的源极通过电阻连接于接地端子100。因此，电阻505中因NMOS晶体管503的漏极电流产生电压降，NMOS晶体管503的栅极/源极电压相应地变小。电阻505中的电压降由NMOS晶体管503和504的K值的差异、或者PMOS晶体管501、502的K值的差异和电阻505的值决定，所以作为不依存于电源电压的恒流源电路动作。PMOS晶体管201参照的PMOS晶体管106流动的负载电流值超过某个固定的值后恒流源电路506作为恒流电路动作，从而限制相位补偿电路160的驱动电流值。如上所述，具备附有第4实施方式的电流镜电路的相位补偿电路的本发明的稳压器，在差动放大电路102的输入级的晶体管上不会产生偏移，由偏移导致的输出电压的偏差消除从而能够正确地设定输出电压。且，能够对应PMOS晶体管106流向负载电阻Rwt的电流的大小，将相位补偿电路160的消耗电流抑制在低水平，PMOS晶体管106流向负载电阻的电流值大时，进行限制以使相位补偿电路160的驱动电流不会过大。符号说明 110接地端子
101基准电压电路 102差动放大电路 121输出端子 150电源端子 160相位补偿电路 401耗尽型NMOS 405恒流源。
权利要求
1.一种稳压器,其中具备误差放大电路，放大并输出基准电压和对输出晶体管输出的电压分压后的分压电压之差，控制所述输出晶体管的栅极；以及 相位补偿电路， 其特征在于，所述相位补偿电路具备 第一晶体管，其漏极连接于所述误差放大电路的输出端子； 第二晶体管，其漏极连接于所述第一晶体管的栅极，而栅极通过电阻与所述第一晶体管的栅极连接； 电流镜电路，其具备检测输入所述输出晶体管的栅极的电压的电压检测用晶体管，并将流入所述电压检测用晶体管的电流镜像地供给所述第一晶体管的漏极和所述第二晶体管的漏极；以及 第一电容，在所述第二晶体管的栅极和所述输出晶体管的漏极之间连接。
2.如权利要求I所述的稳压器，其特征在于 所述电流镜电路中，流入所述电压检测用晶体管的电流的上限被限制为规定的值。
3.如权利要求2所述的稳压器，其特征在于 所述电流镜电路是栅-阴电流镜电路，所述栅-阴电流镜电路具有至少一级的电流镜电路部分，其栅极与外部电路连接。
4.如权利要求2所述的稳压器，其特征在于 所述电压检测用晶体管的漏极和耗尽型晶体管连接，该耗尽型晶体管的栅极与源极连接。
5.如权利要求2所述的稳压器，其特征在于，具备 第三晶体管，其源极连接于所述电压检测用晶体管的漏极，而栅极连接于自身的源极； 第四晶体管，其源极连接于所述电压检测用晶体管的漏极，而栅极连接于所述第三晶体管的栅极； 第五晶体管，其漏极连接于所述第四晶体管的漏极，而栅极连接于自身的漏极，源极被接地； 第六晶体管，其漏极连接于所述第三晶体管的漏极，而栅极连接于所述第五晶体管的栅极；以及 第一电阻，一端连接于所述第六晶体管的源极，另一端被接地。
全文摘要
本发明提供一种稳压器，其具有对应负载电流而变化消耗电流的低消耗电流的相位补偿电路。相位补偿电路具备第一晶体管，其漏极连接于误差放大电路的输出端子；第二晶体管，其漏极连接于第一晶体管的栅极，而栅极通过电阻连接于第一晶体管的栅极；电流镜电路，连接于误差放大电路的输出端子和第一晶体管的漏极以及第二晶体管的漏极；电容，在第二晶体管的栅极和输出晶体管的漏极之间连接。通过这样的结构，能够实现具有能够对应负载电流而变化相位补偿电路中的消耗电流，达到低消耗电流的相位补偿电路的稳压器。
文档编号G05F1/56GK102915065SQ20121027465
公开日2013年2月6日 申请日期2012年8月3日 优先权日2011年8月5日
发明者远藤大树, S.恒 申请人:精工电子有限公司