负压罐cpu驱动电路的制作方法
【专利摘要】本发明提供一种负压罐CPU驱动电路，包括P沟道场效应管（Q8）、N沟道场效应管（Q5）和外围电路，P沟道场效应管（Q8）源极接电压输入端，漏极接电压输出端，栅极串联电阻R19后接入N沟道场效应管（Q5）的漏极，所述P沟道场效应管（Q8）的源极和漏极之间连接一电阻R17，所述P沟道场效应管（Q8）的源极和N沟道场效应管（Q5）的漏极之间连接一电阻R18。本发明的有益效果是可通过CPU发出的信号准确迅速的作出相应的导通或阻断电路的相应，具有结构简单、性能稳定和信号响应速度快的特点。
【专利说明】
负压罐CPU驱动电路
【技术领域】
[0001]本发明属于新型设计电路领域，尤其是涉及一种负压罐CPU驱动电路。
【背景技术】
[0002]在现有的技术中CPU驱动下的充电电路可达到智能化的充断电，是现代可充电电子产品使用稳定性的重要电路之一，使用CPU智能化控制各小型元件的工作情况及充放电的电路设计需要具有结构简单、性能稳定和信号响应速度快的特点。
【发明内容】
[0003]本发明要解决的问题是提供一种负压罐CPU驱动电路，尤其适合用于连接充电接口与电池之间控制通断路的负压罐CPU驱动电路。
[0004]为解决上述技术问题，本发明采用的技术方案是:一种负压罐CPU驱动电路，包括P沟道场效应管Q8、N沟道场效应管Q5和外围电路，所述外围电路包括电阻R17-R21和电容C17-C19，所述P沟道场效应管Q8源极接电压输入端，漏极接电压输出端，栅极串联电阻R19后接入N沟道场效应管的漏极，所述P沟道场效应管Q8的源极和漏极之间连接一电阻R17，所述P沟道场效应管Q8的源极和N沟道场效应管Q5的漏极之间连接一电阻R18 ;所述N沟道场效应管Q5的源极接地，其栅极串联一电阻R20后连接一接地电阻R21电容C18并联电路形成信号输入端；所述N沟道场效应管Q5的源极和P沟道场效应管Q8的漏极之间分别连接一电容C17和一电容C19。
[0005]本发明具有的优点和积极效果是:由于采用上述技术方案，可智能化的通过CPU控制充电接口与电池之间的导通和断开，具有结构简单、性能稳定和信号响应速度快的特点。
【专利附图】
【附图说明】
[0006]图1是本发明的电路图
【具体实施方式】
[0007]如图1所示，本发明提供一种负压罐CPU驱动电路，包括P沟道场效应管Q8、N沟道场效应管Q5和外围电路，P沟道场效应管Q8源极接USB接口电路的电压输入端VUSB，漏极接电压输出端VUSB-B，该电压输出端连接USB充电电路与电池，栅极串联电阻R19后接入N沟道场效应管的漏极，P沟道场效应管Q8的源极和漏极之间连接一电阻R17，所述P沟道场效应管Q8的源极和N沟道场效应管Q5的漏极之间连接一电阻R18 ;所述N沟道场效应管Q5的源极接地，其栅极串联一电阻R20后连接一接地电阻R21电容C18并联电路形成信号输入端CHG EN ；N沟道场效应管Q5的源极和P沟道场效应管Q8的漏极之间分别连接一电容C17和一电容C19。
[0008]本实例的工作过程:USB接口连接外部电源，外部电源从电压输入端VUSB进入到负压罐CPU驱动电路，CPU的驱动信号由信号输入端CHG EN传入到负压罐CPU驱动电路中，该电路对输入信号进行判断并作出相应的相应，将电压输入端VUSB与电压输出端VUSB-B之间导通或阻断，并保证电压输出端VUSB-B输出稳定的充电电压。
[0009]以上对本发明的一个实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。
【权利要求】
1.一种负压罐CPU驱动电路，其特征在于:包括P沟道场效应管(Q8)、N沟道场效应管(Q5)和外围电路，所述外围电路包括电阻R17-R21和电容C17-C19，所述P沟道场效应管(Q8)源极接电压输入端，漏极接电压输出端，栅极串联电阻R19后接入N沟道场效应管的漏极，所述P沟道场效应管(Q8)的源极和漏极之间连接一电阻R17，所述P沟道场效应管(Q8)的源极和N沟道场效应管(Q5)的漏极之间连接一电阻R18 ;所述N沟道场效应管(Q5)的源极接地，其栅极串联一电阻R20后连接一接地电阻R21电容C18并联电路形成信号输入端；所述N沟道场效应管(Q5)的源极和P沟道场效应管(Q8)的漏极之间分别连接一电容C17和一电容C19。
【文档编号】G05B19/04GK104252140SQ201310262603
【公开日】2014年12月31日 申请日期:2013年6月26日 优先权日:2013年6月26日
【发明者】刘志强, 张增莲 申请人:天津赛思科技发展有限公司