专利名称：一种基于fpga的多波形信号发生器的制作方法
技术领域：
:本实用新型涉及一种信号发生器，具体来说为一种基于FPGA的多波形信号发生器。
技术背景:随着现代电子技术和大规模集成电路的发展，DDS技术是一种新颖的频率合成技术，并得到了飞速的发展，已成为最重要的频率合成技术，其具有易于控制、相位连续、输出频率稳定度高、频率转换速度快和分辨率高等优点。SOPC (system on a programmablechip)片上可编程系统是一种灵活、高效的SOC解决方案，它具有双重含义，首先是片上系统，有单个芯片完成整个系统的主要的逻辑功能，其次他是可编程的系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具有软硬件在系统可编程的功能。通过NiosII嵌入式系统实现S0PC，设计一种基于FPGA的多波形发生器，可以输出正弦、余弦、方波、三角波和锯齿波等常见波形，同时可以完成AM调制、FM调制、FSK调制等多种调制信号，具有很强的实用价值。
发明内容:针对上述现有技术存在的问题，本实用新型提供一种基于FPGA的多波形信号发生器。为了实现上述目的，本实用新型采用的技术方案是:一种基于FPGA的多波形信号发生器，包括FPGA、触摸屏显示和输入模块、片外存储模块、D/A转换器和JTAG接口，FPGA中配置NiosII软核CPU、信号发生模块和相关的接口控制逻辑电路，所述触摸屏显示和输入模块、片外存储模块、D/A转换器和JTAG接口均与FPGA相连，FPGA通过JTAG接口和PC机连接，FPGA通过D/A转换器后波形输出。作为优选，触摸屏显示和输入模块为TFT液晶触摸屏，负责界面显示和外部输入控制。作为优选，片外存储模块为SDRAM存储器。与现有技术相比，本实用新型的优点在于:采用DDS技术，在相对带宽、频率转换时间、相伴连续性、正交输出、高分辨率及集成化的性能方面较好，同时基于NiosII的SOPC系统可以根据用户需要自由定制CPU及其个性，具有较强的灵活性和通用性。
:图1为本实用新型所述一种基于FPGA的多波形信号发生器的结构示意图。
具体实施方式
:
以下结合附图对本实用新型进一步说明。作为本实用新型的一种实施方式，参阅图1，本实用新型包括FPGA、触摸屏显示和输入模块、片外存储模块、D/A转换器和JTAG接口，FPGA中配置NiosII软核CPU、信号发生模块和相关的接口控制逻辑电路，所述触摸屏显示和输入模块、片外存储模块、D/A转换器和JTAG接口均与FPGA相连，FPGA通过JTAG接口和PC机连接，FPGA通过D/A转换器后波形输出。触摸屏显示和输入模块为TFT液晶触摸屏，负责界面显示和外部输入控制。片外存储模块为SDRAM存储器。使用时,在PC机中用集成于Matlab中的DSPBuilder工具在Simulink环境下通过模块编程实现多波信号的产生，并配置到FPGA中，合成正弦、余弦、方波、三角波和锯齿波等常见波形，同时可以完成AM调制、FM调制、FSK调制等多种调制信号，D/A转换器完成数字输出转换为模拟输出、放大和幅度控制的功能，在PC机中通过Matlab编程实现，完成用户界面、编辑产生波形数据、频率控制和与片上系统通讯等功能。所述FPGA中配置NiosII软核通过SOPC Builder中调用IP库组建实现，主要由NiosII CPU、SDRAM控制器、通用10、EPCS控制器、system ID、JTAG UART，与外部链接的端口主要五个部分，分别是系统时钟与复位、TFT LCD控制信号线、触摸屏控制信号线、SDRAM接口控制线、序列信号发生器控制信号线等，构成了整个系统的软件底层硬件平台部分，系统时钟100MHZ。所述D/A转换器主要由D/A转换、滤波、幅值调节和电源模块组成采用AD9764芯片，是一种高性能、低功耗14位分辨率的数模转换器，支持最高125MSPS的更新速率，具有灵活的单电源工作和低功耗特性，采用先进的CMOS工艺制造，分段电流源架构与专有开关技术相结合，可减小杂散分量，并增强了动态性能。尽管已经结合当前认作是一个最为实用和优选的实施例来描述了本实用新型，但应当理解，本实用新型不限于所公开的实施例，而相反是旨在涵盖包括在所附权利要求的精神和范围内的多种修改和同等布置。
权利要求1.一种基于FPGA的多波形信号发生器,包括FPGA、触摸屏显不和输入模块、片外存储模块、D/A转换器和JTAG接口，所述FPGA中配置NiosII软核CPU、信号发生模块和相关的接口控制逻辑电路，所述触摸屏显示和输入模块、片外存储模块、D/A转换器和JTAG接口均与FPGA相连，FPGA通过JTAG接口和PC机连接，FPGA通过D/A转换器后波形输出。
2.根据权利要求1所述的一种基于FPGA的多波形信号发生器，其特征在于:所述触摸屏显示和输入模块为TFT液晶触摸屏，负责界面显示和外部输入控制。
3.根据权利要求1所述的一种基于FPGA的多波形信号发生器，其特征在于:所述片外存储模块为SDRAM存储器。
专利摘要本实用新型涉及一种基于FPGA的多波形信号发生器，包括FPGA、触摸屏显示和输入模块、片外存储模块、D/A转换器和JTAG接口，FPGA中配置NiosII软核CPU、信号发生模块和相关的接口控制逻辑电路，所述触摸屏显示和输入模块、片外存储模块、D/A转换器和JTAG接口均与FPGA相连，FPGA通过JTAG接口和PC机连接，FPGA通过D/A转换器后波形输出。本实用新型采用DDS技术，在相对带宽、频率转换时间、相伴连续性、正交输出、高分辨率及集成化的性能方面较好，同时基于NiosII的SOPC系统可以根据用户需要自由定制CPU及其个性，具有较强的灵活性和通用性。
文档编号G05B19/042GK203054516SQ201320052639
公开日2013年7月10日 申请日期2013年1月30日 优先权日2013年1月30日
发明者卢超 申请人:陕西理工学院