带隙基准电路的制作方法
【专利摘要】本发明揭示了一种带隙基准电路，包括用于输出第一温度系数电压的第一温度系数电路、用于输出第二温度系数电压的第二温度系数电路、用于输出基准电压的基准电压输出端；第一能带间隙元件通过一第一开关单元接入所述第一温度系数电路，n个第二能带间隙元件分别通过n个第二开关单元接入所述第二温度系数电路；在一时间周期内，所述第一开关单元与n个第二开关单元改变导通状态，使所述第一能带间隙元件分别与所述n个第二能带间隙元件交换连接关系，能够降低或避免由能带间隙元件之间的不匹配而造成的所述基准电压的偏差，使得所述基准电压更加精准。
【专利说明】带隙基准电路
【技术领域】
[0001]本发明涉及半导体器件的温度系数调整【技术领域】，特别是涉及一种带隙基准电路。
【背景技术】
[0002]作为对温度的依赖性不大的基准电压产生电路而为人熟知的带隙基准(BandgapVoltage Reference,简称BGR)电路，由于产生于娃的能带间隙大致相等的基准电压,故被命名为带隙基准电路，在要得到高精度的基准电压的情况下经常被人们使用。
[0003]使用形成于半导体器件上现有的双极晶体管构成的带隙基准电路，通常采用基于正负固定温度系数物理补偿叠加的方式实现。具体的如图1所示，带隙基准电路I包括第一温度系数电路10和第二温度系数电路20。其中，所述第一温度系数电路10用于输出第一温度系数电压Vt，所述第二温度系数电路20用于输出第二温度系数电压Λ Vt。
[0004]所述第一温度系数电路10具有I个第一能带间隙元件MO，一般，所述第一能带间隙元件MO可以为漏极和栅极相互连接的晶体管MO。第一 PMOS晶体管Pl通过第一节点c向所述第一能带间隙元件MO提供电流，使得所述第一能带间隙元件MO具有一负温度系数的第一温度系数电压VU
[0005]所述第一温度系数电路10 —般还包括第一电阻Rl和第二电阻R2，所述第一电阻Rl和第二电阻R2串联后连接所述第一节点c，从而使得所述第一电阻Rl和第二电阻R2之间的第三节点a具有第三节点电压Va0
[0006]所述第二温度系数电路20具有η个第二能带间隙元件，分别为第I个第二能带间隙元件Ml、第2个第二能带间隙元件M2，至第η个第二能带间隙元件Mn，一般，所述第二能带间隙元件亦可以为漏极和栅极相互连接的晶体管。所述η个第二能带间隙元件通过第二节点d并联连接。
[0007]所述第二温度系数电路20 —般还包括第三电阻R3和第四电阻R4，所述第三电阻R3和第四电阻R4串联后连接所述第二节点d，从而使得所述第三电阻R3和第四电阻R4之间的第四节点b具有第四节点电压Vb。所述第三节点电压Va和第四节点电压Vb分别输入一差分放大器OP的两个输入端，以使得第三节点a和第四节点b的电压相等。
[0008]第二 PMOS晶体管P2串联一第五电阻R5之后，通过第二节点d向所述η个第二能带间隙元件提供电流，使得所述第五电阻R5具有一正温度系数的第二温度系数电压Λ Vt。
[0009]所述第一 PMOS晶体管Pl和第二 PMOS晶体管Ρ2以及第三PMOS晶体管Ρ3的栅极串联，所述差分放大器OP亦连接所述第三PMOS晶体管Ρ3，所述第三PMOS晶体管Ρ3的发射极连接基准电压输出端30，从而将所述第一温度系数电压Vt与第二温度系数电压的叠加Δ Vt，输出一个与温度系数无关的基准电压Vkef。
[0010]然而，由于半导体工艺的原因，使得所述第一能带间隙元件MO、第I个第二能带间隙元件Ml、第2个第二能带间隙元件M2至第η个第二能带间隙元件Mn相互之间存在不匹配，从而影响所述基准电压Vkef的精确性。
【发明内容】
[0011]本发明的目的在于，提供一种带隙基准电路，能够降低或避免由能带间隙元件之间的不匹配而造成的所述基准电压的偏差。
[0012]为解决上述技术问题，本发明提供一种带隙基准电路，包括用于输出第一温度系数电压的第一温度系数电路、用于输出第二温度系数电压的第二温度系数电路、用于输出基准电压的基准电压输出端，其中，所述基准电压为所述第一温度系数电压与第二温度系数电压的叠加；
[0013]所述带隙基准电路还包括一第一能带间隙元件和η个第二能带间隙元件，所述第一能带间隙元件通过一第一开关单元接入所述第一温度系数电路，所述η个第二能带间隙元件分别通过η个第二开关单元接入所述第二温度系数电路；
[0014]所述第一开关单元还控制所述第一能带间隙元件选择性接入所述第二温度系数电路，所述η个第二开关单元还控制所述η个第二能带间隙元件选择性接入所述第一温度系数电路，在一时间周期内，所述第一开关单元与η个第二开关单元改变导通状态，使所述第一能带间隙元件分别与所述η个第二能带间隙元件交换连接关系，其中，η > I。
[0015]进一步的，所述第一温度系数电路还包括第一节点，所述第二温度系数电路还包括第二节点，
[0016]所述第一开关单元的第一选择端连接所述第一节点，所述第一开关单元的第二选择端连接所述第二节点，所述第一开关单元接收一控制信号，所述控制信号控制所述第一开关单元的第一选择端导通或第二选择端导通；
[0017]第i个所述第二开关单元的第一选择端分别连接所述第二节点，第i个所述第二开关单元的第二选择端分别连接所述第一节点，第i个所述第二开关单元接收第i信号，所述第i信号控制第i个所述第二开关单元的第一选择端导通或第二选择端导通，其中，I < i < η。
[0018]进一步的，所述第一开关单元包括选择母开关和选择子开关，所述选择母开关的一端连接所述第一节点，所述选择母开关的另一端连接所述第一能带间隙元件，所述选择母开关接收所述控制信号，所述选择子开关的一端连接所述第二节点，所述选择子开关的另一端连接所述第一能带间隙元件，所述选择子开关接收η个所述第i信号；
[0019]第i个所述第二开关单元包括第i选择开关和第i控制开关，所述第i选择开关的一端连接所述第二节点，所述第i选择开关的另一端连接第i个所述第二能带间隙元件，所述第i选择开关接收所述第i信号，所述第i控制开关的一端连接所述第一节点，所述第i控制开关的另一端连接第i个所述第二能带间隙元件，所述第i控制开关接收所述第i信号。
[0020]进一步的，所述控制信号为高电平时，所述选择母开关闭合，所述控制信号为低电平时，所述选择母开关断开；
[0021]所述第i信号为高电平时，所述选择子开关闭合，所述第i选择开关断开，所述第I控制开关闭合，所述第i信号为低电平时，所述选择子开关断开，所述第i选择开关闭合，所述第i控制开关断开。
[0022]进一步的，所述控制信号和η个所述第i信号依次为高电平。[0023]进一步的，所述带隙基准电路还包括第一电荷存储单元、第二电荷存储单元以及第三电荷存储单元，所述第一电荷存储单元连接所述第一节点，所述第二电荷存储单元连接所述第二节点，所述第三电荷存储单元连接所述基准电压输出端。
[0024]进一步的，所述第一电荷存储单元、第二电荷存储单元以及第三电荷存储单元均为电容。
[0025]进一步的，所述第一节点与所述第二节点并联后连接所述基准电压输出端。
[0026]进一步的，所述带隙基准电路还包括一差分放大器，所述差分放大器的两个输入端分别接入所述第一节点与所述第二节点的反馈电压，所述差分放大器输出端连接所述基准电压输出端。
[0027]进一步的，所述第一能带间隙元件和所述η个第二能带间隙元件均为漏极和栅极相互连接的晶体管。
[0028]与现有技术相比，本发明提供的带隙基准电路具有以下优点；
[0029]在本发明提供的带隙基准电路中，所述带隙基准电路还包括一第一能带间隙元件和η个第二能带间隙元件，所述第一能带间隙元件通过一第一开关单元接入所述第一温度系数电路，所述η个第二能带间隙元件分别通过η个第二开关单元接入所述第二温度系数电路；所述第一开关单元还控制所述第一能带间隙元件选择性接入所述第二温度系数电路，所述η个第二开关单元还控制所述η个第二能带间隙元件选择性接入所述第一温度系数电路，在一时间周期内，所述第一开关单元与η个第二开关单元改变导通状态，使所述第一能带间隙元件分别与所述η个第二能带间隙元件交换连接关系，与现有技术相比，使所述第一能带间隙元件分别与所述η个第二能带间隙元件交换连接关系，能够降低或避免由能带间隙元件之间的不匹配而造成的所述基准电压的偏差，使得所述基准电压更加精准。
【专利附图】
【附图说明】
[0030]图1为现有技术中带隙基准电路的示意图；
[0031]图2为本发明一实施例中带隙基准电路的示意图；
[0032]图3为本发明一实施例中带隙基准电路中各信号的示意图。
【具体实施方式】
[0033]下面将结合示意图对本发明的带隙基准电路进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0034]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0035]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0036]本发明的核心思想在于，提供一种带隙基准电路，包括用于输出第一温度系数电压的第一温度系数电路、用于输出第二温度系数电压的第二温度系数电路、用于输出基准电压的基准电压输出端，其中，所述基准电压为所述第一温度系数电压与第二温度系数电压的叠加；所述带隙基准电路还包括一第一能带间隙元件和η个第二能带间隙元件，所述第一能带间隙元件通过一第一开关单元接入所述第一温度系数电路，所述η个第二能带间隙元件分别通过η个第二开关单元接入所述第二温度系数电路；所述第一开关单元还控制所述第一能带间隙元件选择性接入所述第二温度系数电路，所述η个第二开关单元还控制所述η个第二能带间隙元件选择性接入所述第一温度系数电路，在一时间周期内，所述第一开关单元与η个第二开关单元改变导通状态，使所述第一能带间隙元件分别与所述η个第二能带间隙元件交换连接关系，能够降低或避免由能带间隙元件之间的不匹配而造成的所述基准电压的偏差，使得所述基准电压更加精准。
[0037]以下请参考图2，具体说明本发明的带隙基准电路。在图2中，与图1相同的标号表示与现有技术相同的部件。在本实施例中，所述第一开关单元包括选择母开关SWOl和选择子开关SW02，第i个所述第二开关单元包括第i选择开关SWil和第i控制开关SWi2，例如，第I个所述第二开关单元包括第I选择开关SWll和第I控制开关SW12，第2个所述第二开关单元包括第2选择开关SW21和第2控制开关SW22，第η个所述第二开关单元包括第η选择开关SWnl和第η控制开关SWn2，以控制所述第一能带间隙元件分别与所述η个第二能带间隙元件接入方式。
[0038]如图2所示，带隙基准电路2包括第一温度系数电路210、第二温度系数电路220以及基准电压输出端230。其中，所述第一温度系数电路210用于输出第一温度系数电压Vt，所述第二温度系数电路220用于输出第二温度系数电压Λ Vt，所述基准电压输出端230将所述第一温度系数电压Vt与第二温度系数电压的叠加Λ Vt，输出一个与温度系数无关的基准电压VKEF。
[0039]所述带隙基准电路2还包括一第一能带间隙元件MO和η个第二能带间隙元件，η个第二能带间隙元件分别为第I个第二能带间隙元件Ml、第2个第二能带间隙元件M2，至第η个第二能带间隙元件Mn，其中，η≥1，例如，η可以取值为1、2、3、5、10、20等等，具体可以根据需要设置所述第二能带间隙元件的数量。较佳的，在本实施例中，所述第一能带间隙元件MO和所述η个第二能带间隙元件Ml-Mn均为漏极和栅极相互连接的晶体管。但是，所述第一能带间隙元件MO和所述η个第二能带间隙元件Ml-Mn并不限于为漏极和栅极相互连接的晶体管，在本发明的其它实施例中，所述第一能带间隙元件MO和所述η个第二能带间隙元件Ml-Mn还可以为二极管，只要是可以提供正、负温度系数电压的元件，亦在本发明的思想范围之内。
[0040]较佳的，在本实施例中，所述第一温度系数电路210还包括第一节点C，所述第二温度系数电路220还包括第二节点d，所述选择母开关SWOl的一端连接所述第一节点C，所述选择母开关SWOl的另一端连接所述第一能带间隙元件MO，所述选择母开关SWOl接收一控制信号CKO，所述控制信号CKO用于控制所述选择母开关SWOl的闭合与关断。较佳的，所述选择母开关SWOl还接受一补偿控制信号CK0B，所述补偿控制信号CKOB与所述控制信号CKO的信号方向相反，以补偿所述控制信号CK0。[0041]所述选择子开关SW02的一端连接所述第二节点d，所述选择子开关SW02的另一端连接所述第一能带间隙元件MO，所述选择子开关SW02接收η个所述第i信号，分别为第I信号CK1、第2信号CK2至第η信号CKn，所述第i信号用于控制所述选择子开关SW02的闭合与关断。同理，所述选择子开关SW02还接受第i补偿信号，分别为第I补偿信号CK1B、第2补偿信号CK2B至第η补偿信号CKnB，所述第i补偿信号与第i信号的信号方向相反，以补偿所述第i补偿信号。
[0042]所述第i选择开关的一端连接所述第二节点d，所述第i选择开关的另一端连接第i个所述第二能带间隙元件，所述第i选择开关接收所述第i信号，所述第i控制开关的一端连接所述第一节点C，所述第i控制开关的另一端连接第i个所述第二能带间隙元件，所述第i控制开关接收所述第i信号。
[0043]例如，所述第I选择开关SWl I的一端连接所述第二节点d，所述第I选择开关SWl I的另一端连接第I个所述第二能带间隙元件M1，所述第I选择开关SWll接收所述第I信号CKl，所述第I信号CKl用于控制所述第I选择开关SWll的闭合与关断；所述第I控制开关SW12的一端连接所述第一节点C，所述第I控制开关SW12的另一端连接第I个所述第二能带间隙元件M1，所述第I控制开关SW12接收所述第I信号CK1，所述第I信号CKl用于控制所述第I控制开关SW12的闭合与关断。同理，所述第I选择开关SWll和所述第I控制开关SW12还接受第I补偿信号CK1B。所述第2选择开关SW21和第2控制开关SW22等具有与所述第I选择开关SWll和所述第I控制开关SW12相似的设计，根据本发明的上述描述，是本领域的普通技术人员可以理解的，在此不作赘述。
[0044]较佳的，在本实施例中，所述带隙基准电路2还包括第一电荷存储单元Cl、第二电荷存储单元C2以及第三电荷存储单元C3，所述第一电荷存储单元Cl连接所述第一节点C，用于存储所述第一节点c上的电荷，所述第二电荷存储单元C2连接所述第二节点d，用于存储所述第二节点d上的电荷，所述第三电荷存储单元C3连接所述基准电压输出端230，用于存储所述基准电压输出端230上的电荷，有利于使得所述基准电压Vkef更加平稳。较佳的，在本实施例中，所述第一电荷存储单元Cl、第二电荷存储单元C2以及第三电荷存储单元C3均为电容，但是，所述第一电荷存储单元Cl、第二电荷存储单元C2以及第三电荷存储单元C3并不限于为电容，只要是可以存储电荷的电子元件即可。
[0045]较佳的，在本实施例中，所述带隙基准电路2还包括一差分放大器OP，所述差分放大器OP的两个输入端分别接入所述第一节点C与所述第二节点d的反馈电压，所述差分放大器OP输出端连接所述基准电压输出端230。
[0046]具体的，所述第一温度系数电路210 —般还包括第一电阻Rl和第二电阻R2，所述第一电阻Rl和第二电阻R2串联后连接所述第一节点c，从而使得所述第一电阻Rl和第二电阻R2之间的第三节点a具有第三节点电压Va0
[0047]所述第二温度系数电路220 —般还包括第三电阻R3和第四电阻R4，所述第三电阻R3和第四电阻R4串联后连接所述第二节点d，从而使得所述第三电阻R3和第四电阻R4之间的第四节点b具有第四节点电压Vb。所述第三节点电压Va和第四节点电压Vb分别输入所述差分放大器OP的两个输入端，以使得第三节点a和第四节点b的电压基本相等。
[0048]第一 PMOS晶体管Pl通过第一节点c向所述第一能带间隙元件MO提供电流，使得所述第一能带间隙元件MO具有一负温度系数的第一温度系数电压Vt。第二 PMOS晶体管P2串联一第五电阻R5之后，通过第二节点d向所述η个第二能带间隙元件提供电流，使得所述第五电阻R5具有一正温度系数的第二温度系数电压Λ Vt。
[0049]所述第一 PMOS晶体管Pl和第二 PMOS晶体管Ρ2以及第三PMOS晶体管Ρ3的栅极串联，从而使得所述第一节点c与所述第二节点d并联后连接所述基准电压输出端230。所述差分放大器OP亦连接所述第三PMOS晶体管P3，所述第三PMOS晶体管P3的发射极连接基准电压输出端230，从而将所述第一温度系数电压Vt与第二温度系数电压的叠加Λ Vt,输出一个与温度系数无关的基准电压VKEF。
[0050]较佳的，所述控制信号CKO为高电平时，所述选择母开关SWOl闭合，所述控制信号CKO为低电平时，所述选择母开关SWOl断开；所述第i信号为高电平时，所述选择子开关SW02闭合，所述第i选择开关SWil断开，所述第i控制开关SWi2闭合，所述第i信号为低电平时，所述选择子开关SW02断开，所述第i选择开关SWil闭合，所述第i控制开关SWi2断开。其中，在一个时间周期内，所述控制信号CKO和η个所述第i信号依次为高电平。
[0051]如图3所示，在一个时间周期T内，在第一时间t0时刻，所述控制信号CKO为高电平，所述第I信号CKl-所述第η信号CKn均为低电平。此时，所述选择母开关SWOl闭合，所述选择子开关SW02断开，所述第一能带间隙元件MO接入所述第一节点C，所述第一能带间隙元件MO提供所述第一温度系数电压Vt ;所述第i选择开关SWil闭合，所述第i控制开关SWi2断开,η个第二能带间隙元件Ml-Mn依次接入所述第二节点d,n个第二能带间隙元件Ml-Mn提供所述第二温度系数电压Λ Vt。此时，所述基准电压Vkef的具体数值标记为\s0。所述第一电荷存储单元Cl存储此时所述第一节点c的电荷，所述第二电荷存储单元C2存储此时所述第二节点d的电荷，所述第三电荷存储单元C3存储此时所述基准电压输出端230的电荷。
[0052]在第二时间tl时刻，所述控制信号CKO为低电平，所述第I信号CKl为高电平，所述第2信号CK2-所述第η信号CKn均为低电平。此时，所述第I选择开关SWll断开，所述第I控制开关SW12闭合，第I个第二能带间隙元件Ml接入所述第一节点C，所述第I个第二能带间隙元件Ml提供所述第一温度系数电压Vt ;所述选择母开关SWOl断开，所述选择字开关SW02闭合，所述第一能带间隙元件MO接入所述第二节点d ;其余的所述第i选择开关SWil闭合，其余的所述第i控制开关SWi2断开，其余的η-1个第二能带间隙元件M2-Mn依次接入所述第二节点d ;相当于所述第一能带间隙元件MO与第I个第二能带间隙元件Ml交换链接关系，所述第一能带间隙元件MO与第二能带间隙元件M2-Mn提供所述第二温度系数电压AVt。此时，所述基准电压Vkef的具体数值标记为Vgsl。所述第一电荷存储单元Cl存储此时所述第一节点c的电荷，所述第二电荷存储单元C2存储此时所述第二节点d的电荷，所述第三电荷存储单元C3存储此时所述基准电压输出端230的电荷。
[0053]在第三时间t2时刻，所述控制信号CKO为低电平，所述第2信号CK2为高电平，其余的所述第i信号CKi (所述第I信号CK1、所述第2信号CK3-所述第η信号CKn)均为低电平。此时，所述第2选择开关SW21断开，所述第2控制开关SW22闭合，第2个第二能带间隙元件M2接入所述第一节点C，所述第2个第二能带间隙元件M2提供所述第一温度系数电压Vt ;所述选择母开关SWOl断开，所述选择字开关SW02闭合，所述第一能带间隙元件MO接入所述第二节点d ;其余的所述第i选择开关SWil闭合，其余的所述第i控制开关SWi2断开，其余的η-1个第二能带间隙元件Ml、M3-Mn依次接入所述第二节点d ;相当于所述第一能带间隙元件MO与第2个第二能带间隙元件M2交换链接关系，所述第一能带间隙元件MO与第二能带间隙元件Ml、M3-Mn提供所述第二温度系数电压Λ Vt。此时，所述基准电压Veef的具体数值标记为Vgs2。所述第一电荷存储单元Cl存储此时所述第一节点c的电荷，所述第二电荷存储单元C2存储此时所述第二节点d的电荷，所述第三电荷存储单元C3存储此时所述基准电压输出端230的电荷。
[0054]以此类推，直到在第n+1时间tn时刻，所述控制信号CKO为低电平，所述第η信号CKn为高电平，其余的所述第i信号CKi (所述第I信号CKl-所述第η-1信号CKn-Ι)均为低电平。此时，所述第η选择开关SWnl断开，所述第η控制开关SWn2闭合，第η个第二能带间隙元件Mn接入所述第一节点c,所述第η个第二能带间隙元件Mn提供所述第一温度系数电压Vt ;所述选择母开关SWOl断开，所述选择字开关SW02闭合，所述第一能带间隙元件MO接入所述第二节点d ;其余的所述第i选择开关SWil闭合，其余的所述第i控制开关Sffi2断开,其余的η-1个第二能带间隙元件Ml -Mn-1依次接入所述第二节点d ;相当于所述第一能带间隙元件MO与第η个第二能带间隙元件Mn交换链接关系，所述第一能带间隙元件MO与第二能带间隙元件Ml-Mn-1提供所述第二温度系数电压Λ Vt。此时，所述基准电压Vkef的具体数值标记为Vgsn。所述第一电荷存储单元Cl存储此时所述第一节点c的电荷，所述第二电荷存储单元C2存储此时所述第二节点d的电荷，所述第三电荷存储单元C3存储此时所述基准电压输出端230的电荷。
[0055]在整个时间周期T内，所述第一能带间隙元件MO接入所述第一温度系数电路210，提供所述第一温度系数电压Vt，然后所述第一能带间隙元件MO在先后与η个第二能带间隙元件Ml - Mn交换连接关系，从而，使得在整个时间周期T内的所述基准电压Vkef的平均电压值Vgs满足以下关系式:
[0056]
【权利要求】
1.一种带隙基准电路，其特征在于，包括用于输出第一温度系数电压的第一温度系数电路、用于输出第二温度系数电压的第二温度系数电路、用于输出基准电压的基准电压输出端，其中，所述基准电压为所述第一温度系数电压与第二温度系数电压的叠加； 所述带隙基准电路还包括一第一能带间隙元件和η个第二能带间隙元件，所述第一能带间隙元件通过一第一开关单元接入所述第一温度系数电路，所述η个第二能带间隙元件分别通过η个第二开关单元接入所述第二温度系数电路； 所述第一开关单元还控制所述第一能带间隙元件选择性接入所述第二温度系数电路，所述η个第二开关单元还控制所述η个第二能带间隙元件选择性接入所述第一温度系数电路，在一个时间周期内，所述第一开关单元与η个第二开关单元改变导通状态，使所述第一能带间隙元件分别与所述η个第二能带间隙元件交换连接关系，其中，η > I。
2.如权利要求1所述的带隙基准电路，其特征在于，所述第一温度系数电路还包括第一节点，所述第二温度系数电路还包括第二节点， 所述第一开关单元的第一选择端连接所述第一节点，所述第一开关单元的第二选择端连接所述第二节点，所述第一开关单元接收一控制信号，所述控制信号控制所述第一开关单元的第一选择端导通或第二选择端导通； 第i个所述第二开关单元的第一选择端分别连接所述第二节点，第i个所述第二开关单元的第二选择端分别连接所述第一节点，第i个所述第二开关单元接收第i信号，所述第i信号控制第i个所述第二开关单元的第一选择端导通或第二选择端导通，其中，I < i < η。
3.如权利要求2所述的带隙基准电路，其特征在于，所述第一开关单元包括选择母开关和选择子开关，所述选择母开关的一端连接所述第一节点，所述选择母开关的另一端连接所述第一能带间隙元件，所述选择母开关接收所述控制信号，所述选择子开关的一端连接所述第二节点，所述选择子开关的另一端连接所述第一能带间隙元件，所述选择子开关接收η个所述第i信号； 第i个所述第二开关单元包括第i选择开关和第i控制开关，所述第i选择开关的一端连接所述第二节点，所述第i选择开关的另一端连接第i个所述第二能带间隙元件，所述第i选择开关接收所述第i信号，所述第i控制开关的一端连接所述第一节点，所述第i控制开关的另一端连接第i个所述第二能带间隙元件，所述第i控制开关接收所述第i信号。
4.如权利要求3所述的带隙基准电路，其特征在于，所述控制信号为高电平时，所述选择母开关闭合，所述控制信号为低电平时，所述选择母开关断开； 所述第i信号为高电平时，所述选择子开关闭合，所述第i选择开关断开，所述第i控制开关闭合，所述第i信号为低电平时，所述选择子开关断开，所述第i选择开关闭合，所述第i控制开关断开。
5.如权利要求3所述的带隙基准电路，其特征在于，所述控制信号和η个所述第i信号依次为高电平。
6.如权利要求2-5中任意一项所述的带隙基准电路，其特征在于，所述带隙基准电路还包括第一电荷存储单元、第二电荷存储单元以及第三电荷存储单元，所述第一电荷存储单元连接所述第一节点，所述第二电荷存储单元连接所述第二节点，所述第三电荷存储单元连接所述基准电压输出端。
7.如权利要求6所述的带隙基准电路，其特征在于，所述第一电荷存储单元、第二电荷存储单元以及第三电荷存储单元均为电容。
8.如权利要求2-5中任意一项所述的带隙基准电路，其特征在于，所述第一节点与所述第二节点并联后连接所述基准电压输出端。
9.如权利要求2-5中任意一项所述的带隙基准电路，其特征在于，所述带隙基准电路还包括一差分放大器，所述差分放大器的两个输入端分别接入所述第一节点与所述第二节点的反馈电压，所述差分放大器输出端连接所述基准电压输出端。
10.如权利要求1所述的带隙基准电路，其特征在于，所述第一能带间隙元件和所述η个第二能带间隙元件均为漏极和栅极相互连接的晶体管。
【文档编号】G05F1/46GK103838281SQ201410098536
【公开日】2014年6月4日 申请日期:2014年3月17日 优先权日:2014年3月17日
【发明者】杨光军 申请人:上海华虹宏力半导体制造有限公司