基于fpga柔性设计的高速数据采集电路的制作方法
【专利摘要】本实用新型公开了一种基于FPGA柔性设计的高速数据采集电路，包括电路板1，电路板1上设有电源电路2、模拟信号接入单元、调整单元、FPGA3、CPLD4、PCI单元，且模拟信号接入单元、调整单元、FPGA3和PCI单元依次连接，FPGA3还通过CPLD4与PCI单元连接。本实用新型的有益效果是，采集速度快，信息精确，性能可靠。
【专利说明】基于FPGA柔性设计的高速数据采集电路
【技术领域】
[0001]本实用新型涉及数据采集技术应用领域，特别是一种基于FPGA柔性设计的高速数据采集电路。
【背景技术】
[0002]数据采集一直是电路发展的一个重要方向，人们可通过数据采集功能实现视频、音频、电信号等多方面数据信息的收录、采集和处理工作，这对社会的发展和进步有极大的促进作用。然而数据采集电路的合理设计是非常重要的，它直接影响着数据采集的质量和结构。
实用新型内容
[0003]本实用新型的目的是为了解决上述问题，设计了一种基于FPGA柔性设计的高速数据采集电路。
[0004]实现上述目的本实用新型的技术方案为，一种基于FPGA柔性设计的高速数据采集电路，包括电路板1，电路板I上设有电源电路2、模拟信号接入单元、调整单元、FPGA3、CPLD4、PCI单元，且模拟 信号接入单元、调整单元、FPGA3和PCI单元依次连接，FPGA3还通过CPLD4与PCI单元连接。
[0005]所述模拟信号接入单元是由1-64路模拟信号输入接口 5和1-64路模拟开关6连接构成的。
[0006]所述调整单元是由可编程增益放大器7、高精度低噪声放电路8、A/D转换电路9和隔离电路10依次连接构成的。
[0007]所述A/D转换电路9还分别与电路板I上的高精度低噪声低偏移参考电压电路11和外部触发信号接口 12连接。
[0008]所述FPGA3还分别与电路板I上的FPGA配置电路13、系统同步接口 14和FPGA柔性设计拓展接口 15连接。
[0009]所述PCI单元是由PCI配置单路16、PCI接口电路17和PCI接口 18三部分依次连接构成的，且PCI接口电路17与FPGA3连接，PCI接口电路17还用过CPLD4与FPGA3连接。
[0010]所述FPGA:Field_Programmable Gate Array,即现场可编程门阵列；
[0011]所述CPLD: Comp I ex Programmable Logic Device,复杂可编程逻辑器件；
[0012]所述PCI !Peripheral Component Interconnect,外设部件互连标准
[0013]利用本实用新型的技术方案制作的基于FPGA柔性设计的高速数据采集电路，电路设计合理，数据采集精确，速度快，性能可靠。
【专利附图】
【附图说明】
[0014]图1是本实用新型所述基于FPGA柔性设计的高速数据采集电路的结构示意图；[0015]图中，1、电路板；2、电源电路；3、FPGA ;4、CPLD ;5、1-64路模拟信号输入接口 ；6、1-64路模拟开关；7、可编程增益放大器；8、高精度低噪声放电路；9、A/D转换电路；10、隔离电路；11、高精度低噪声低偏移参考电压电路；12、外部触发信号接口 ；13、FPGA配置电路；14、系统同步接口 ；15、FPGA柔性设计拓展接口 ；16、PCI配置单路；17、PCI接口电路；18、PCI 接口。
【具体实施方式】
[0016]下面结合附图对本实用新型进行具体描述，如图1是本实用新型所述基于FPGA柔性设计的高速数据采集电路的结构示意图，如图所示，一种基于FPGA柔性设计的高速数据采集电路，包括电路板1，电路板I上设有电源电路2、模拟信号接入单元、调整单元、FPGA3、CPLD4、PCI单元，且模拟信号接入单元、调整单元、FPGA3和PCI单元依次连接，FPGA3还通过CPLD4与PCI单元连接。其中，所述模拟信号接入单元是由1-64路模拟信号输入接口 5和1-64路模拟开关6连接构成的；所述调整单元是由可编程增益放大器7、高精度低噪声放电路8、A/D转换电路9和隔离电路10依次连接构成的；所述A/D转换电路9还分别与电路板I上的高精度低噪声低偏移参考电压电路11和外部触发信号接口 12连接；所述FPGA3还分别与电路板I上的FPGA配置电路13、系统同步接口 14和FPGA柔性设计拓展接口 15连接；所述PCI单元是由PCI配置单路16、PCI接口电路17和PCI接口 18三部分依次连接构成的，且PCI接口电路17与FPGA3连接，PCI接口电路17还用过CPLD4与FPGA3连接。
[0017]在本技术方案中，外部1-64路模拟信号输入，通过“ 1-64路模拟信号输入接口 ”信号进入“ 1-64路模拟开关”，通过模拟开关选择后信号进入“可编程增益放大器”可以方便的调整信号的大小，通过可增益放大的信号进入“高精度低噪声放电路”经过这个电路处理后得到的稳定信号就可以进入“A/D转换电路”进行处理。
[0018]“A/D转换电路”工作时需要一个“高精度低噪声低偏移参考电压电路”确定最大转换电压值，同时通过“外部触发信号”可控制A/D转换开始与结束，“FPGA”通过“隔离电路”也可控制“A/D转换电路”，“A/D转换电路”后的数字信号通过“隔离电路”到达“FPGA”。
[0019]“FPGA”执行“A/D转换控制”，从“A/D转换电路”输出的数据经过“隔离电路”进入FPGA。“FPGA配置电路”存储FPGA配置文件，“CPLD”与“FPGA”相连进行“编程配置”通过“PCI控制接口 ”控制“PCI接口电路”。“FPGA”通过“PCI接口电路”的“本地地址总线”和“本地数据总线”相连进行高速数据传输，“PFGA”与“PCI接口电路”的“控制接口相连”进行PCI通信控制。“FPGA柔性设计扩展接口”与“FPGA”相连可扩展连接“MCU、ARM、DSP等电路”进行扩展设计。
[0020]“PCI接口电路”通过“FPGA”和“CPLD”对它进行控制，“PCI配置电路”与“PCI接口电路”相连存储PCI配置文件。“PCI接口电路”通过“32位地址、数据线”连接到“PCI接口 ”，“PCI接口 ”与外部“计算机工业控制系统”相连处理A/D转换的数据。
[0021]“系统同步接口”与“FPGA”相连，当用到两块以上的采集卡时用到系统同步接口。
[0022]“电源电路”提供整个系统工作时需要的电源。
[0023]上述技术方案仅体现了本实用新型技术方案的优选技术方案，本【技术领域】的技术人员对其中某些部分所可能做出的一些变动均体现了本实用新型的原理，属于本实用新型的保护范围之内。
【权利要求】
1.一种基于FPGA柔性设计的高速数据采集电路，包括电路板(I)，其特征在于，电路板(I)上设有电源电路(2)、模拟信号接入单元、调整单元、FPGA(3)、CPLD(4)、PCI单元，且模拟信号接入单元、调整单元、FPGA(3)和PCI单元依次连接，FPGA(3)还通过CPLD(4)与PCI单元连接。
2.根据权利要求1所述的基于FPGA柔性设计的高速数据采集电路，其特征在于，所述模拟信号接入单元是由1-64路模拟信号输入接口(5)和1-64路模拟开关(6)连接构成的。
3.根据权利要求1所述的基于FPGA柔性设计的高速数据采集电路，其特征在于，所述调整单元是由可编程增益放大器(7)、高精度低噪声放电路(8)、A/D转换电路(9)和隔离电路(10)依次连接构成的。
4.根据权利要求3所述的基于FPGA柔性设计的高速数据采集电路，其特征在于，所述A/D转换电路(9)还分别与电路板⑴上的高精度低噪声低偏移参考电压电路(11)和外部触发信号接口(12)连接。
5.根据权利要求1所述的基于FPGA柔性设计的高速数据采集电路，其特征在于，所述FPGA(3)还分别与电路板(I)上的FPGA配置电路(13)、系统同步接口(14)和FPGA柔性设计拓展接口(15)连接。
6.根据权利要求1所述的基于FPGA柔性设计的高速数据采集电路，其特征在于，所述PCI单元是由PCI配置单路(16)、PCI接口电路(17)和PCI接口(18)三部分依次连接构成的，且PCI接口电路(17)与FPGA⑶连接，PCI接口电路(17)还通过CPLD (4)与FPGA⑶连接。
【文档编号】G05B19/042GK203745841SQ201420101377
【公开日】2014年7月30日 申请日期:2014年3月7日 优先权日:2014年3月7日
【发明者】杨亦飞, 李家成 申请人:杨亦飞