PXIe总线中触发信号的产生装置的制作方法

本发明涉及PXIe系统技术领域，尤其涉及一种PXIe总线中触发信号的产生装置。

背景技术：

PXIe系统中的触发信号主要用于多模块间的同步触发和时钟传输，其定义了一些标准触发协议以方便互操作性，如TTL总线触发、星形触发、差分触发等多种常见的触发方式，需要说明的是，触发路由是PXIe嵌入式控制系统非常重要的功能，通过将触发源信号路由到触发终端以实现事件间的传递，该功能对多模块之间的同步尤为重要。目前，上述常见的触发方式需要单独的PXI/PXIe外设模块来产生触发信号，这就增加了PXIe系统的设计成本，并且占用了PXIe系统的额外空间，并且在这些常见的触发方式中，触发路由多是上位机通过PCI总线控制一个FPGA芯片的方式来实现，这种方式占用PXIe系统的空间多，互联成本高。因此，需要一种PXIe总线中触发信号的产生装置，以解决现有技术中存在的上述技术问题。

技术实现要素：

本发明提供一种PXIe总线中触发信号的产生装置，无需增加外设模块来产生触发信号，减少了PXIe控制器电路板的占用空间和芯片管脚的数量，降低互联成本。

本发明采用的技术方案是：

一种PXIe总线中触发信号的产生装置，其包括上位机、CPLD芯片和输入输出连接器，所述上位机通过I2C总线连接于所述CPLD芯片，所述CPLD芯片与所述输入输出连接器相连，其中，所述CPLD芯片产生实现软件触发信号，所述上位机将所述CPLD芯片产生实现的软件触发信号通过所述输入输出连接器路由至触发目标。

优选地，所述输入输出连接器包括SMB连接器和IEC连接器，所述SMB连接器实现外部触发的输入和输出，所述IEC连接器实现TTL触发的输入和输出，上位机控制所述CPLD芯片实现所述外部触发触发至所述TTL触发、所述TTL触发触发至所述外部触发、所述软件触发触发至所述外部触发，以及所述软件触发触发至所述TTL触发。

优选地，所述CPLD芯片通过所述I²C总线获取所述上位机上对应所述软件触发信号的配置信息，以根据所述配置信息调节所述软件触发信号的脉宽和极性。

优选地，所述CPLD芯片通过所述I²C总线获取所述上位机上分别对应所述外部触发和所述TTL触发的触发配置信息，以根据所述触发配置信息配置所述外部触发和所述TTL触发的触发路由信息。

优选地，所述产生装置，还包括晶振源，所述晶振源连接于所述CPLD芯片，以使所述CPLD芯片的时钟基准同步于所述晶振源。

采用上述技术方案，本发明至少具有下列效果：

本发明提供的PXIe总线中触发信号的产生装置，在PXIe系统的嵌入式控制器中上位机通过I²C总线控制一片CPLD芯片来实现，减少了PXIe控制器电路板的占用空间和芯片管脚的数量，降低互联成本，又无需增加外设模块来实现触发。

附图说明

图1为本发明第一实施例PXIe总线中触发信号的产生装置中PXIe总线控 制器触发产生的原理框图；

图2为本发明第二实施例PXIe总线中触发信号的产生装置中PXIe总线控制器触发路由的原理框图；

图3为本发明第三实施例PXIe总线中触发信号的产生装置中PXIe总线的背板分段触发路由的原理框图。

具体实施方式

为更进一步阐述本发明为达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明进行详细说明如后。

本发明提供的PXIe总线中触发信号的产生装置可以简单地实现触发路由，下面将详细地描述本发明的PXIe总线中触发信号的产生装置及其各个步骤。

第一实施例

如图1所示，本实施例的PXIe总线中触发信号的产生装置，包括上位机1作为计算机控制模块、CPLD芯片2和输入输出连接器4，上位机1通过I²C总线连接于CPLD芯片2，CPLD芯片2与输入输出连接器4相连，其中，CPLD芯片2实现软件触发，上位机1将CPLD芯片2实现的软件触发通过输入输出连接器4路由至触发目标。

作为优选地，CPLD芯片2通过I²C总线获取上位机1上对应软件触发的配置信息，以根据该配置信息调节软件触发信号的脉宽和极性。

进一步地，如图1所示，本实施例的触发信号的产生装置，还包括晶振源，晶振源连接于CPLD芯片2，以使CPLD芯片的时钟基准同步于所述晶振源。

如图1所示，本实施例提供的PXIe总线中触发信号的产生装置，基于COM-E模块提供的I²C总线来控制一片CPLD芯片2实现。软件触发信号可由CPLD芯片2的软件程序的编写来产生，然后CPLD芯片2通过I²C总线读取上位机1上对应该软件触发的配置信息，以通过该配置信息调节软件触发信号的脉宽和极性。

第二实施例

如图2所示，本实施例在第一实施例的基础上，本实施例的PXIe总线中触发信号的产生装置中，输入输出连接器4包括SMB连接器41(设置于PXIe控制器的前面板上)和IEC连接器40(设置于PXIe控制器中)，SMB连接器41实现外部触发的输入和输出，IEC连接器40实现TTL触发的输入和输出，上位机1控制CPLD芯片2的寄存器配置能够准确实现以下触发路由方式：外部触发触发至TTL触发、TTL触发触发至外部触发、软件触发触发至外部触发，以及软件触发触发至TTL触发。PXIe总线上背板有8根TTL触发信号线，外部触发1根，由此经由选定的某根背板触发总线(经由IEC连接器40的TTL触发)触发至PXIe总线的外部触发连接器(SMB连接器41)，即TTL触发源产生的TTL触发信号经由IEC连接器40、CPLD芯片2和SMB连接器41，路由至SMB连接器41连接的触发目标；经由PXIe总线的外部触发连接器(SMB连接器41)触发至选定的某根背板触发总线(经由IEC连接器的TTL触发)，即外部触发源产生的外部触发信号经由SMB连接器41、CPLD芯片2和IEC连接器40，路由至IEC连接器40连接的触发目标；经由软件触发到选定的某根背板触发总线(经由IEC连接器40的TTL触发)，即CPLD芯片2产生的软件触发信号经由IEC连接器40，路由至IEC连接器40连接的触发目标；经由软件触发到PXIe总线的外部触发连接器(经由SMB连接器41的外部触发)，即CPLD芯片产生的软件触发信号经由SMB连接器41，路由至SMB连接器41连接的触发目标。

软件触发由上位机1配置CPLD芯片2实现，外部触发由控制器前面板上的SMB连接器41输入和输出，TTL触发则是由PXIe控制器的IEC连接器40来输入和输出。经验证，PXIe控制器载板上的CPLD芯片2生成的软件触发信号的脉冲宽度和极性能够准确配置，并且能够准确实现外部触发触发至TTL触发、TTL触发触发至外部触发、软件触发触发至外部触发、软件触发触发至TTL触发。由此上位机1通过I²C总线将CPLD芯片2产生的软件触发信号以及其他 两种触发源信号路由到触发目标上。

进一步地，CPLD芯片通过I²C总线获取上位机1上分别对应外部触发和TTL触发的触发配置信息，以根据触发配置信息配置外部触发和TTL触发的触发路由信息。

第三实施例

如图3所示，上位机1通过FPGA芯片5控制CPLD，CPLD芯片2通过IEC连接器4连接PXIe系统的背板的PXIe总线段，FPGA芯片5通过CPLD芯片2设置触发路由。本实施例应用在PXIe背板设计中，部件3为背板上的18个槽位，分为3个PXI总线段：1～6槽为PXI bus segment1、7～12槽为PXI bus segment2、13～18槽为PXI bus segment3，这些槽位可以插入TTL触发源,其中，CPLD芯片2为EPM240F100来实现触发路由，并且FPGA芯片5与CPLD芯片2通过串行总线I²C进行通信，将控制命令发送给CPLD芯片2，对触发路由信息进行设置。不同PXI总线段之间默认是物理隔离的，如果需要不同PXI总线段之间触发，需要通过上位机1的软件控制实现触发路由的配置。

通过具体实施方式的说明，应当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图示仅是提供参考与说明之用，并非用来对本发明加以限制。