高压电路的制作方法

本发明为有关于一种保护高压电路的装置，特别是关于一种可保护高压电路的低压金属氧化物半导体场效晶体管的栅极-源极接面的装置。

背景技术：

集成电路制造工艺通常提供具有不同击穿电压的元件。有时，在电路的高压部分中使用低压元件可能是有利的。在这种情况下，必须保护低压元件承受高电压。例如，可以使用其中堆叠两个mosfet(金属氧化物半导体场效晶体管)的高压mosfet配置来实现保护mosfet元件的漏极-源极。例如，可以通过连接在栅极和源极之间的多个二极管来保护栅极-源极电压。

发明人已经确定了在使用二极管来保护低压元件的栅极-源极接面的传统电路中的几个缺点，如下面进一步的描述。

技术实现要素：

如上所述，用于高压电路中的低压元件的传统保护电路不令人满意。发明人已经发现了几个缺点。例如，二极管保护电路与mosfet没有相同的温度特性。另一个缺点是，如果需要不同的最大电压，则二极管必须被堆叠，这意味着增加或减少电路的最大电压的最小改变值(stepsize)是二极管的顺向电压，这对于现代制造工艺来说是相当高的(因为低压元件的最大电压较小)。例如，在电源供应电压为5v的高压电路中，低压元件可配置为在1.65v下操作，其不是二极管导通电压的整数倍。因此，难以使用二极管提供适当的保护。

本发明的实施例提供了用于保护高压电路中的低压元件的改良保护电路。在一实施例中，保护电路在回授配置中包含pmos(p型金属氧化物半导体)晶体管以及两个nmos(n型金属氧化物半导体)晶体管。在另一实施例中，保护电路在反馈配置中包含nmos晶体管和两个pmos晶体管。本发明的实施例提供的保护电路相对于传统保护电路而言有许多优点。例如，保护电路可以在低压元件中实现。例如，在具有深阱(deepwells)的制造工艺中或在soi制造工艺中，保护电路可以在低压元件中实现。但是如果基体制造工艺不具有深阱，则保护电路中使用高压元件保护低压元件，以下有进一步的解释。如果可以，可以使用原生性(native)高压元件。在此，原生性nmos为具有非常低的阈值电压的nmos。此外，保护电路在正常操作模式下不消耗功率。据此，它仅在保护的节点上添加一小电容。再者，与使用二极管的传统保护电路相比，本发明使用mos晶体管的实施方式是有面积效率的，特别是如果必须吸收大量电流时。

根据本发明的实施例，高压电路具有用于保护低压金属氧化物半导体场效晶体管(metal-oxide-semiconductorfieldeffecttransistor，mosfet)的保护电路。高压元件以电源供应电压进行操作，并且低压元件以低于电源供应电压的最大容许电压操作。在高压电路中，第一mosfet是第一导电类型的低压元件，并且具有与输入电压耦接的栅极和与第一电源端耦接的源极。第二mosfet是第一导电类型的高压元件，并且与第一mosfet叠接(cascode)或串联。第二mosfet具有与第一mosfet的漏极耦接的源极和与第一偏压耦接的栅极。保护电路配置来保护第一mosfet的栅极-源极接面。保护电路包括第三、第四和第五mosfet。第三mosfet是第二导电类型的元件，并且具有与输入电压耦接的源极。第四mosfet是第一导电类型的元件，并且具有与第三mosfet的漏极耦接的漏极，与第二偏压耦接的栅极以及与第一电源端耦接的源极和基极。第五mosfet是第一导电类型的元件，并且具有与输入电压耦接的漏极，与第四mosfet的漏极耦接的栅极以及与第一电源端耦接的源极。

在一些实施例中，第三mosfet的栅极电压配置为使得栅极电压加上第三mosfet的栅极源极电压低于第一mosfet的最大容许电压。

在一实施例中，电源供应电压为5v，低压元件的最大容许电压为1.65v。

在上述的电路中，第一和第二导电类型的元件可以是nmos晶体管(n型mosfet)或是pmos晶体管(p型mosfet)。对于nmos晶体管，电源端是接地端。对于pmos晶体管，电源端是电源供应端。

在上述实施例中，第一mosfet和第二mosfet形成叠接电路。在另一实施例中，第一mosfet和第二mosfet可以与第六mosfet和第七mosfet形成电流镜。第六mosfet是第一导电类型的低压元件，并且具有与输入电压耦接的栅极以及与第一电源供应端耦接的源极。第七mosfet是第一导电类型的高压元件，并且与第六mosfet叠接或串联。第七mosfet具有与第六mosfet的漏极耦接的源极以及与第一偏压耦接的栅极。

在一实施例中，第三，第四和第五mosfet被配置为单位增益运算放大器(unitygainoperationalamplifier)。

在一替代实施例中，保护电路可包含设置在第三mosfet的源极和第五mosfet的漏极之间的附加电阻器r。电阻器的效果是，如果保护电路必须吸收更多的电流，则电阻器使得低压元件的栅极上的电压变低。

通过参考说明书的剩余部分和附图，可以进一步地理解对本发明的本质和优点。

附图说明

图1是根据本发明实施例使用mos晶体管实现的两阶(two-stage)放大器电路的示意图。

图2为图1的两阶放大器电路的示意图，其包括根据本发明另一实施例的允许某些高压金属氧化物半导体晶体管被低压金属氧化物半导体晶体管代替的保护电路。

图3是根据本发明实施例的图2中区块210所示的放大器电路200的部分示意图。

图4是根据本发明实施例的图2中区块220所示的放大器电路200的部分示意图。

图5是图2所示的保护电路的操作模拟结果的波形图。

附图标号

100、200放大器电路

110、120、132、134、232、234、930节点

130、140保护电路

210高压电路

220电路区块

501、503曲线

vb1、vb2、vb3、vb4偏压

m1～m22晶体管

vcc正供应电压

vss接地

vinmin

vinplus

r电阻器

具体实施方式

在模拟电路设计中经常使用叠接(cascode)电路。在传统电路中，叠接电路可包含串联耦接的两个mosfet，亦即一共源极级(common-sourcestage)和具有固定栅极偏压的电流源。在传统高压应用中，叠接电路具有堆叠在一起的两个高压mosfet。期望在叠接电路的较低阶中能使用低压元件，因为低压元件提供较好的频率响应和较宽的频宽。为了在高压电路中使用低压元件，需要保护低压元件使其能承受施加在其端点上的高电压。

图1是根据本发明实施例使用高压金属氧化物半导体晶体管实现的两阶(two-stage)放大器电路的示意图。图2为图1的两阶放大器电路的示意图，其包括根据本发明另一实施例的允许某些高压金属氧化物半导体晶体管被低压金属氧化物半导体晶体管代替的保护电路。如本文所使用的，高压元件以电源供应电压操作，并且低压元件经配置为以低于电源供应电压的最大容许电压操作。例如，在一实施例中，电源供应电压为5v，并且高压元件经配置为以5v操作，并且低压元件以比电源供应电压低的最大容许电压操作，例如1.65v。

如图1所示，放大器电路100包括pmos晶体管m1-m4、m9-m12与m15-m16，以及nmos晶体管m5-m8与m13-m14。pmos晶体管m9与nmos晶体管m5通过节点110串接。在一些实施例中，放大器电路100可操作为运算放大器。在本实施例中，所有mos晶体管m1-m16都是高压晶体管。

在放大器100中，m3和m4与m1和m2形成差分对(differentialpair)作为尾叠接电流源(cascodedtailcurrentsource)，而m3和m4的栅极分别耦接vinplus以及vinmin。m5-m12形成折叠式叠接电流镜(foldedcascodecurrentmirror)，其将m3和m4的差分输出电流转换为单端电流以驱动m13的栅极，m13被配置为共源极级(commonsourcestage)，由形成用于偏置此共源极级(biasingthecommonsourcestage)的电流源的m14、m15和m16叠接。输出节点930定义为输出端。

在图1中，vcc为正供应电压，vss为接地。vb1是nmos电流源的偏压，vb2是pmos电流源的偏压，vb3是nmos叠接电路的偏压，vb4是pmos叠接的偏压。在一些实施例中，除非另有说明，否则pmos晶体管的后栅(backgates)连接到vcc，且nmos晶体管的后栅连接到vss。

如图1所示，放大器电路100包含具有两个堆叠的mos晶体管(例如m13和m14、m9和m11、以及m10和m12)的高压叠接电路。因为低压元件提供较好的频率响应和较宽的频宽，可期望在叠接电路的较低阶中使用低压元件。为了在高压电路中使用低压元件，需要保护低压元件使其能承受施加在其端子上的高电压。

图2为图1的两阶放大器电路的示意图，其包含根据本发明另一实施例的允许某些高压mos晶体管以低压mos晶体管代替的保护电路。如图2所示，放大器电路200类似于图1中的放大器电路100。图2与图1所示的两阶放大器电路之间的差异在于图2中的叠接共源极级m13及m14中使用低压元件m13；相似地，在包含两个叠接对m9和m11、以及m10和m12的m9-m12所形成的电流镜中使用低压元件m11和m12。图2还包含保护电路130和140用以保护低压元件m11、m12和m13，使得它们可使用高于这些低压元件的最大容许电压的电源供应电压vcc操作。

图3是根据本发明实施例的图2中区块210所示的放大器200的部分示意图，区块210包含低压nmos晶体管m13、高压nmos晶体管m14、以及保护电路130。如图3所示，高压电路210包含第一mosfet，其为低压nmos元件m13且具有与图2中的节点120的输入电压vin耦接的栅极以及与接地vss耦接的源极。第二mosfetm14为高压nmos元件，并且与第一mosfetm13叠接或串联连接。第二mosfetm14具有与第一mosfetm13的漏极耦接的源极和与第一偏压vb3耦接的栅极。图3还显示用于保护第一mosfetm13的栅极-源极接面的保护电路130。保护电路130包含第三mosfetm18、第四mosfetm17和第五mosfetm19。第三mosfetm18是一pmos元件，并且具有与输入电压耦接的源极和基极，以及与第一偏压vb3耦接的栅极。第四mosfetm17是一nmos元件，并且具有与第三mosfetm18的漏极耦接的漏极、与第二偏压vb1耦接的栅极以及与接地vss耦接的源极和基极。第五mosfetm19是一nmos元件，并且具有与输入电压耦接的漏极、与第四mosfetm17的漏极耦接的栅极以及与接地vss耦接的源极。在本发明的实施例中，第三mosfetm18的栅极电压加上栅极源极电压(gatesourcevoltage)设计为低于第一mosfetm13的最大容许电压。

在图3中，低压元件m13与高压元件m14叠接或串联连接。保护电路130用以将m13的栅极-源极电压保持在其最大容许值以下。保护电路130包含pmos元件m18以及nmos元件m17与m19。m17是电流源用以偏置m18。如果m18的源极上的电压低于其栅极处的电压加上m18的阈值电压，则m18关闭。电流源m17将m19的栅极拉到接地vss，使其保持关闭。如果m18的源极处的电压(也是m13的栅极处的电压)变得高于m18的栅极电压加上阈值电压，则m18导通，并且电路m18、m17和m19变成三晶体管运算放大器(operationalamplifier)。该运算放大器的正输入为m18的栅极，负输入为m18的源极，并且输出为m18的漏极。由于运算放大器的输出耦接到其负输入，所以运算放大器在单位增益模式(unitygainmode)下操作。这意味着它将输入电压复制到输出。它只增加了一个直流分量(dccomponent)，即m18的栅极源极电压。如果运算放大器的正输入端(m18的栅极)的电压，加上m18的栅极源极电压低于低压元件m13的最大容许电压，该电路将保护m13。

在本发明的实施例中，在m18的栅极电压的例子中，保护电路130使得运算放大器的输出电压将总是低于低压元件容许的最大电压。在图3的实施例中，m17的栅极与偏压vb1耦接，偏压vb1也是nmos叠接元件的偏压。然而，m18的栅极也可以接收单独的偏压。偏压的数值也可取决于元件的宽度和长度(w/l)和m18的偏压电流以及温度和制造工艺变异。

在一替代实施例中，图3中的保护电路130可包含在m18的源极和m19的漏极之间的附加电阻器r，亦即在节点132和134之间。m13的栅极连接到m19的漏极。电阻器的效果是，如果保护电路必须吸收更多的电流，则电阻器可让m13的栅极上的电压变低。

图4是根据本发明实施例的图2中区块220所示的放大器200的部分示意图，其包含pmos晶体管m9-m12和保护电路140。保护电路140是上面图3所描述的保护电路130的pmos版本。在图4中，pmos元件m10和m12形成叠接电路，其类似于图3中的nmos元件m14与m13。如图4所示，电路区块220包括第一mosfet，其为低压pmos元件m12，并且具有与输入电压vin耦接的栅极以及与电源供应vcc耦接的源极。电路区块220还包含第二mosfet，其为高压pmos元件m10，并且与第一mosfetm12叠接或串联连接，第二mosfet具有与第一mosfet的漏极耦接的源极以及与第一偏压vb4耦接的栅极。此外，m9-m12形成电流镜，如下所述。电路区块220还包含用于保护第一mosfetm12的栅极-源极接面的保护电路140。保护电路140包含第三mosfetm20、第四mosfetm21以及第五mosfetm22。第三mosfetm20为nmos元件，并且具有与输入电压vin耦接的源极和基极以及与第一偏压vb4耦接的栅极。第四mosfetm21为pmos元件，并且具有与第三mosfet的漏极耦接的漏极、与第二偏压vb2耦接的栅极以及与电源端vcc耦接的源极和基极。第五mosfetm22为pmos元件，具有与输入电压vin耦接的漏极、与第四mosfetm21的漏极耦接的栅极以及与电源端vcc耦接的源极。在本发明的一些实施例中，第三mosfetm20的栅极电压加上栅极源极电压低于第一mosfetm12的最大容许电压。

图4中的保护电路140的操作类似于上面图3所说明的保护电路130的操作。本领域技术人员可以理解，保护电路130的描述可应用于具有将nmos替换为pmos以及将接地端替换为电源供应端的保护电路140。

在一替代实施例中，图4中的保护电路140可包含在m20的源极和m22的漏极之间的附加电阻器r，亦即节点232和234之间。m11与m12的栅极连接到m22的漏极。电阻器r的效果是，如果保护电路必须吸收更多的电流，则电阻器r可使m11和m12的栅极上的电压变得更低。

在上述实施例中，第一mosfet和第二mosfet形成叠接共源放大器电路(cascodedcommonsourceamplifiercircuit)。在其他实施例中，第一mosfet和第二mosfet可与第六mosfet和第七mosfet形成叠接电流镜(cascodedcurrentmirror)。第六mosfet为第一导电类型的低压元件，并且具有与输入电压耦接的栅极以及与第一电源供应端耦接的源极。第七mosfet是第一导电类型的高压元件，并且与第一mosfet叠接或串联连接。第七mosfet具有与第六mosfet的漏极耦接的源极以及与第一偏压耦接的栅极。图4中的电流源由pmos晶体管形成。在替代实施例中，图3所描述的保护电路130也可用于保护由nmos晶体管形成的电流源。

在一些实施例中，保护电路可以在低压元件中实现。例如，在具有深n型阱(deepn-well)的制造工艺或在soi制造工艺中，包含第三mosfet、第四mosfet和第五mosfet的保护电路可以在低压元件中实现。但是如果基体制造工艺不具有或不使用深n型阱，则用于保护低压pmos元件的保护电路中的nmos元件(图4的保护电路中的m20)为高压元件。相似地，没有深p型阱，pmos元件(图3的保护电路中的m18)为高压元件。如果可以，可使用原生性高压nmos。在此，原生性nmos为具有非常低阈值电压的nmos。

根据本发明实施例的保护电路提供了优于传统保护电路的许多优点。如上所述，保护电路在正常操作模式下不消耗功率。据此，它仅在保护的节点上添加小电容。在正常操作模式下，连接到要保护的元件(图3中的元件m18和m19)的栅极的保护电路中的元件关闭，这意味着在栅极下面没有通道或反转层。连接m18的背栅(backgate)或基极(bulk)会增加图3的节点132上的电容，但m18的尺寸可以很小；如果增加电容造成问题，则背栅可连接到vcc，而在这种情况下，只有m18的源极对节点132造成一些电容，并且这是反向偏置pn接面的电容。m19的漏极还贡献反向偏置pn接面的电容。如果该接面两端的电压增加，则反向偏置pn接面的电容会变小。与图3中节点132和vss之间使用二极管来保护低压元件的电路相比，保护电路中的电容较小。如果节点132的电压变得太高，则二极管将被顺向偏置。因为二极管上的空乏区随着二极管上的电压接近顺向电压而变小，所以二极管的电容变得更高，使得节点132上的电压更高。与使用二极管的传统保护电路相比，使用mos晶体管的实施例有较佳的面积效率，特别是必须吸收大量电流时。

根据本发明的实施例，下面可描述包含图3所示的nmos版本以及图4所示的pmos版本的高压电路的一般版本。在此版本中，第一和第二导电类型的元件可为nmos晶体管(n型mosfet)或pmos晶体管(p型mosfet)，并且电源端可为电接地端或电源供应端。高压电路包含低压金属氧化物半导体场效晶体管(mosfet)和保护电路，其中高压元件在电源供应电压下操作，并且低压元件在低于电源供应电压的最大容许电压下操作。第一mosfet为第一导电类型的低压元件，并且具有与输入电压耦接的栅极以及与第一电源端耦接的源极。第二mosfet为第一导电类型的高压元件，并且与第一mosfet叠接或串联连接。第二mosfet具有与第一mosfet的漏极耦接的源极以及与第一偏压耦接的栅极。保护电路用以保护第一mosfet的栅极-源极接面。保护电路包含第三、第四和第五mosfet。第三mosfet为第二导电类型的元件，并且具有与输入电压耦接的源极和基极。第四mosfet为第一导电类型的元件，并且具有与第三mosfet的漏极耦接的漏极、与第二偏压耦接的栅极以及与第一电源端耦接的源极与基极。第五mosfet为第一导电类型的元件，并且具有与输入电压耦接的漏极、与第四mosfetm17的漏极耦接的栅极以及与第一电源端耦接的源极。

在上述电路中，第一和第二导电类型的元件可为nmos晶体管(n型mosfet)或pmos晶体管(p型mosfet)。在nmos晶体管的版本中，电源端为电接地端，如图3所示。在pmos晶体管的版本中，电源端为电源供应端，如图4所示。

在上述实施例中，第一mosfet和第二mosfet形成叠接共源放大器电路。在其他实施例中，第一mosfet和第二mosfet可与第六mosfet和第七mosfet形成电流镜。第六mosfet为第一导电类型的低压元件，并且具有与输入电压耦接的栅极以及与第一电源供应端耦接的源极。第七mosfet为第一导电类型的高压元件，并且与第一mosfet叠接或串联连接。第七mosfet具有与第六mosfet的漏极耦接的源极以及与第一偏压耦接的栅极。

在替代实施例中，保护电路可包含图3和图4所述的附加电阻器r。电阻器的效果是，如果保护电路必须吸收更多的电流，则电阻器可使得低压元件的栅极上的电压变低。

图5是图2所示的保护电路的操作模拟结果的波形图。曲线501表示图2中的输出节点930处的电压变化，并且曲线503表示图2中的低压mos元件m13的栅极电压的变化。可以看出，当输出电压在0和4v之间变化时，mos晶体管m13的栅极-源极电压的变化低于低压元件的最大容许值1.65v。

虽然以上是对本发明的具体实施例的描述，但是该描述不应被视为限制本发明的范围。应当理解的是，本文描述的示例和实施例仅用于说明目的，并且可据以进行各种修改或改变。