本发明有关于一种微控制器，特别是有关于一种用于微控制器的重置电路。
背景技术：
在微控制器中，有一些暂存器在微控制器上电与系统重置后会进行初始化操作以设定初始值，而有另一些暂存器仅会在微控制器上电后进行初始化操作。对于后者而言，当微控制器重置后，其所储存的值不会回复成初始值。因此，目前具有一种上电重置电路，其仅于微控制器上电后致能特定暂存器执行初始化操作。然而，在某些情况下，例如，上电速度太慢导致上电重置电路不操作，对应的暂存器没有进行初始化，导致系统误动作。
技术实现要素：
本发明一实施例提供一种微控制器，包括重置接脚、重置电路、以及第一逻辑电路。当微控制器上电时，重置接脚上具有第一重置信号。重置电路接收第一重置信号以及产生一第二重置信号。重置电路包括多个正反器。在微控制器上电后，当多个正反器的多输出值的输出组合不为预设数值时，重置电路根据第一重置信号来切换第二重置信号的状态。第一逻辑电路接收第二重置信号，且当第二重置信号的状态被切换时，执行第一初始化操作。当第二重置信号的状态被切换时，重置电路将正反器的输出值的输出组合设定为预设数值。
本发明另一实施例提供一种微控制器，包括重置接脚、重置电路、以及第一逻辑电路。当供应电压提供至微控制器时，重置接脚上的第一重置信号的位准由初始位准逐渐上升。重置电路耦接重置接脚且产生第二重置信号。在第一重置信号的位准由初始位准逐渐上升的期间，于第一时间点，重置电路将第二重置信号的位准由第一位准切换为第二位准。第一逻辑电路接收第二重置信号，且当第二重置信号的位准由第一位准切换为第二位准被切换时，执行第一初始化操作。在供应电压持续地提供至微控制器的期间，在第一时间点之后，当第一重置信号的位准切换回初始位准且再次逐渐上升时，重置电路将第二重置信号的位准维持在第二位准。
附图说明
图1表示根据本发明一实施例的微控制器。
图2表示根据本发明一实施例的重置电路。
图3表示根据本发明一实施例，图1中微控制器的电源接脚的电压位准、重置信号、以及正反器的输出组合的变化。
【符号说明】
1～微控制器； 10～重置电路；
11～一次性重置逻辑电路； 12～一般逻辑电路；
13～电阻器； 14～电容器；
15～开关； 21～判断逻辑电路；
201…208～正反器； 210～与门；
211～或门； CK～时脉端；
D～输入端； GND～接地端；
LVini～初始位准； NQ～负输出端；
Q～正输出端； QOUT～输出组合；
RESB、OT_RESB～重置信号；
RST～重置接脚； S210～判断信号；
Vsupply～电源接脚； VDD～电源接脚；
VTH～临界位准。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
图1表示根据本发明一实施例的微控制器。参阅图1，微控制器1包括重置电路10、一次性重置逻辑电路11以及一般逻辑电路12。在本发明的实施例中，一次性重置逻辑电路11是指仅于微控制器1上电后进行初始化操作的电路，而一般逻辑电路12是指于微控制器1上电后以及微控制器1重置后皆会执行初始化操作的电路。在一实施例中，一次性重置逻辑电路11包括一暂存器或者多个暂存器，例如，用于电源控制的暂存器。一般逻辑电路12也包括一暂存器或者多个暂存器。关于微控制器1的上电与重置将于下文中说明。参阅图1，微控制器1还包括电阻器13、重置接脚RST以及电源接脚VDD。电阻器13的一端耦接电源接脚VDD，而另一端耦接重置接脚RST。图1也显示了电容器14与开关15。电容器14配置在微控制器1的外部，其耦接于重置接脚RST与接地端GND之间。同样地，开关15也配置在微控制器1的外部，其耦接于重置接脚RST与接地端GND之间。如此一来，重置接脚RST上的重置信号RESB的位准将取决于电源接脚VDD上的电压大小以及开关15的导通/关闭状态。重置信号RESB提供至重置电路10以及一般逻辑电路12。
图2表示根据本发明实施例的重置电路。参阅图2，重置电路10包括多个正反器以及判断逻辑电路21。在图2的实施例中，是以8个正反器201-208为例来说明，且正反器201-208为正缘触发的正反器。每一正反器具有输入端D、时脉端CK、正输出端Q以及负输出端NQ。正反器201、203、205、与207的输入端D耦接电源接脚VDD，而正反器202、204、206、与208的输入端D耦接接地端GND。正反器201-208的正输出端Q上的输出值一起形成一输出组合。判断逻辑电路21耦接正反器201、203、205、与207的正输出端Q以及耦接正反器202、204、206、与208的负输出端NQ。对于每一正反器而言，正输出端Q上的数值与负输出端NQ上的数值彼此相反。因此，判断逻辑电路21透过接收正反器201、203、205、与207的正输出端Q上的输出值以及正反器202、204、206、与208的负输出端NQ上的输出值来判断正反器201-208的正输出端Q上的输出值的输出组合是否为预设的特定数值。在此实施例中，此特定组合预设为“10101010”。在图2的实施例中，判断逻辑电路21包括与门210以及或门211。与门210的多个输入端耦接正反器201、203、205、与207的正输出端Q以及正反器202、204、206、与208的负输出端NQ以接收输出值。与门210的输出端产生一判断信号S210，以表示正反器201-208的输出值的输出组合是否为预设数值。或门211的两输入端分别接收重置信号RESB与判断信号S210，且其输出端产生另一重置信号OT_RESB。重置信号OT_RESB提供至一次性重置逻辑电路11。重置信号OT_RESB也提供至正反器201-208的时脉端CK，以作为其触发信号。
在一实施例中，微控制器1配置在一基板上，且正反器201-208在此基板上所在位置彼此接近。此外，耦接正反器201-208与与门210的导线L21-L28以对称的方式配置，如图2所示。
图3表示根据本发明一实施例，接电源接脚VDD的电压位准、重置信号RESB与OT_RESB、以及正反器201-208的输出组合QOUT的变化。以下将参阅图2与图3来说明重置电路10的操作。当微控制器1接收到具有相对高位准的一供应电压Vsupply时，电源接脚VDD的电压位准提高，而接地端GND具有相对低位准的电压。在本案的实施例中，微控制器1上电是指原本没有接收任何供应电压的微控制器1接收一供应电。在一实施例中，当微控制器1所在的电子装置的电源线或电源输入端接收到来自供应电源的电力时，此电力作为供应电压Vsupply，或者此电力经电子装置中的一功率转换器转换后作为供应电压Vsupply。供应电源可以是市电插座或移动电源等可提供电力的装置或设备。
参阅图3，由于电阻器13与电容器14的RC效应，重置信号RESB的电压位准在期间P20中随着电源接脚VDD的电压位准提高，而从初始位准LVini逐渐地上升。由于，如上所述，正反器201-208邻近的配置位置以及对称的导线L21-L28，且由于正反器201-208尚未被触发，因此，基于正反器201-208的特性，在期间P20中，正反器201-208的正输出端Q的电压位准趋近于相同，也就是正反器201-208的输出值(Q)趋近于相同，即输出组合QOUT为逻辑“00000000”(逻辑“0”表示一相对低电压位准)。与门210根据正反器201、203、205、与207的正输出端Q的数值(皆为“0”)以及正反器202、204、206、与208的负输出端NQ的数值(皆为“1”，逻辑“1”表示一相对高电压位准)来产生低电压位准的判断信号S210(即具有逻辑“0”的判断信号S210)。换句话说，与门210判断出此时的正反器201-208的输出值(Q)的输出组合QOUT(“00000000”)不为预设数值(“10101010”)。由于判断信号S210处于低电压位准，此时的重置信号OT_RESB的位准状态(或逻辑状态)是取决于重置信号RESB。因此，在期间P20中，或门211根据尚未到达临界位准VTH的重置信号RESB，而产生低电压位准(逻辑“0”)的重置信号OT_RESB。在此实施例中，临界位准VTH由或门211的电路特性来决定。一旦重置信号RESB上升至临界位准VTH(于时间点T30)，重置信号OT_RESB的位准状态由低电压位准切换为高电压位准(即逻辑状态由逻辑“0”换为逻辑“1”)。
重置信号OT_RESB在时间点T30由低电压位准切换为电压位准表示在重置信号OT_RESB上发生上升缘。此上升缘透过正反器201-208的时脉端CK来触发正反器201-208。正反器201-208被触发后，其输入端D透过电源接脚VDD接收供应电压Vsupply的正反器201、203、205、与207，在各正自输出端Q产生具有逻辑“1”的数值，而其输入端D耦接接地端GND的正反器202、204、206、与208，在各自正输出端Q产生具有逻辑“0”的数值。如此一来，正反器201-208的正输出值(Q)的输出组合QOUT被设定为“10101010”，与预设数值(“10101010”)相同。根据上述，在期间P20中，正反器201-208的输出值(Q)的输出组合QOUT(“00000000”)不为预设数值(“10101010”)，直到时间点T30，正反器201-208的输出值(Q)的输出组合QOUT变为“10101010”。与门210根据正反器201、203、205、与207的正输出端Q的数值(皆为“1”)以及正反器202、204、206、与208的负输出端NQ的数值(皆为“1”)来产生高电压位准的判断信号S210(即具有逻辑“1”的判断信号S210)。换句话说，与门210判断出此时的正反器201-208的输出值(Q)的输出组合QOUT为预设数值(“10101010”)。此时，由于判断信号S210处于高电压位准，不论重置接脚RST的重置信号RESB的电压位准如何改变，在时间点T30之后，透过或门211的逻辑操作，重置信号OT_RESB将维持在高电压位准。
举例来说，参阅图3，在电源接脚VDD持续接收供应电压Vsupply的期间，假使透过在时间点T31将开关15导通一段时间后接着于时间点T32关闭开关15来重置微控制器1(即使重置信号RESB的电压位准切换为初始位准LVini而再次逐渐上升时)，由于判断信号S210处于高电压位准，或门211所产生的重置信号OT_RESB维持在高电压位准而不受重置信号RESB的电压位准变化而影响。如此一来，微控制器1上电后，一次性重置逻辑电路11仅于时间点T30根据重置信号OT_RESB来进行初始化操作以设定初始值。于时间点T30之后，即使微控制器1被重置，一次性重置逻辑电路11不会再次进行初始化操作。只有在微控制器1再次上电之后(即只有在供应电压Vsupply停止提供至电源接脚VDD后再次提供至电源接脚VDD后)，一次性重置逻辑电路11才会再次进行初始化操作。因此，在一次性重置逻辑电路11中，微控制器1操作时所改变的设定值，将不会在微控制器1被重置后被设定回初始值。
对于一般逻辑电路12而言，每当重置信号RESB的电压位准由初始位准LVini逐渐上升至一特定电压位准，重置信号RESB由禁能状态切换为致能状态。此时，一般逻辑电路12皆会根据重置信号RESB的状态改变而执行初始化操作以设定初始值。因此可得知，一般逻辑电路12于微控制器1上电后以及微控制器1重置后皆会执行初始化操作的电路。
根据本发明实施例，透过本案的重置电路10的操作，能确保在微控制器1上电后一次性重置逻辑电路11与一般逻辑电路12执行各自的初始化操作，使得系统能正常操作。此外，透过本案的重置电路10，在微控制器1被重置后，一次性重置逻辑电路11中由微控制器1所改变的设定值不会被设定回初始值。
在上述实施例中，重置电路10内正反器的数量、正反器201-208与判断逻辑电路21之间的连接关系、以及判断逻辑电路21内的电路架构仅是一示范的实施例。在其他实施例中，判断逻辑电路21可耦接所有正反器201-208的正输出端Q，以判断输出值(Q)的输出组合QOUT是否为预设数值。在此情况下，判断逻辑电路21则具有不同的电路架构。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何所属技术领域技术人员在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。