PLC运动控制板的制作方法

文档序号:14964752发布日期:2018-07-18 02:00阅读:235来源:国知局

本实用新型涉及电子电路技术领域,特别是涉及控制板技术领域,具体为一种PLC运动控制板。



背景技术:

目前运动控制领域的现场总线协议种类很多,但是能兼容多种总线协议的统一软硬件控制平台却是少之又少。基于各种现场总线协议开发的运动控制设备接口单一,用户更换不同总线协议的伺服驱动器时,往往也需要更换对应的运动控制板卡,这样造成使用较不方便,资源浪费,兼容性差的问题。因此支持多种现场总线协议的运动控制设备是具有很好的兼容性和实用性。

对于现场总线协议的运动控制系统而言,其高可靠性,实时性,快速安全性,稳定性是运动控制系统的发展趋势。冗余技术是提高系统可靠性和维护性的最有效方法之一。因此具有冗余功能的运动控制设备是具有很高的可靠性。



技术实现要素:

鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种PLC运动控制板,用于解决现有技术中运动控制板资源浪费,兼容性差的问题。

为实现上述目的及其他相关目的,本实用新型提供一种PLC运动控制板,所述PLC运动控制板包括:主控处理器;至少一个电源芯片,与所述主控处理器相连,为所述主控处理器供电;以太网接口单元,与所述主控处理器相连,包括至少一个Ethernet以太网接口;总线接口单元,与所述主控处理器相连,用于总线通信;指示单元,与所述主控处理器相连,包括至少一个指示元件,用于指示所述PLC运动控制板的工作状态。

于本实用新型的一实施例中,所述主控处理器包括一个ARM+FPGA的嵌入式双核芯片。

于本实用新型的一实施例中,所述主控处理器外接有至少一个存储芯片。

于本实用新型的一实施例中,所述存储芯片包括DDR3芯片,FLASH芯片和eMMC芯片。

于本实用新型的一实施例中,所述以太网接口单元包括第一Ethernet以太网接口、第二Ethernet以太网接口和第三Ethernet以太网接口。

于本实用新型的一实施例中,所述第一Ethernet以太网接口的一端和所述第二Ethernet以太网接口的一端分别通过具有RGMII接口的以太网物理层芯片与所述主控处理器的ARM内核的网口控制器接口相连;所述第三Ethernet以太网接口的一端通过具有MII接口的以太网物理层芯片与所述主控处理器的FPGA内核的网口控制器接口相连。

于本实用新型的一实施例中,所述第一Ethernet以太网接口的另一端、所述第二Ethernet以太网接口的另一端以及所述第三Ethernet以太网接口的另一端分别与一网络变压器的网络接口相连。

于本实用新型的一实施例中,所述第一Ethernet以太网接口和所述第二Ethernet以太网接口之间串联若干终端设备形成环形冗余网络结构。

于本实用新型的一实施例中,所述第三Ethernet以太网接口采用PowerLink现场总线协议进行通信。

于本实用新型的一实施例中,所述总线接口单元包括:RS485驱动芯片;数字隔离器,一端与所述RS485驱动芯片相连,另一端与与所述主控处理器的FPGA内核接口相连。

如上所述,本实用新型的一种PLC运动控制板,具有以下有益技术效果:

本实用新型PLC运动控制板结构简单合理,支持EtherCAT、PowerLink和RS485三种现场总线协议,兼容性好,使用方便,同时具有冗余功能,提高了控制板的可靠性和安全性。

附图说明

图1显示为本实用新型实施例公开的一种PLC运动控制板的原理结构示意图。

图2显示为本实用新型实施例公开的一种PLC运动控制板中环形冗余网络结构示意图。

元件标号说明

110 主控处理器

111 ARM

112 FPGA

113 FLASH芯片

114 DDR3芯片

115 eMMC芯片

116 调试接口

117 复位

118 晶振

120 电源芯片

130 以太网接口单元

131 第一Ethernet以太网接口

132 第二Ethernet以太网接口

133 第三Ethernet以太网接口

140 总线接口单元

141 RS485驱动芯片

142 数字隔离器

150 指示单元

161 第一以太网物理层芯片

162 第二以太网物理层芯片

163 第三以太网物理层芯片

171 网络变压器的第一网络接口

172 网络变压器的第二网络接口

173 网络变压器的第三网络接口

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。

请参阅附图1和图2。需要说明的是,以下实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。

本实施例提供一种PLC运动控制板,用于解决现有技术中运动控制板资源浪费,兼容性差的问题。以下将详细说明本实施例中PLC运动控制板的原理及实施方式,使本领域技术人员不需要创造性劳动即可理解本实施例中的PLC运动控制板。

如图1所示,本实施例提供一种PLC运动控制板,是一种具有冗余功能且兼容多种现场总线协议的运动控制板,具体地,所述PLC运动控制板包括:主控处理器110,电源芯片120,以太网接口单元130,总线接口单元140以及指示单元150。

以下对本实施例中的主控处理器110,电源芯片120,以太网接口单元130,总线接口单元140以及指示单元150进行详细说明。

于本实施例中,所述主控处理器110包括ARM111和FPGA112。即本实施例采用ARM+FPGA的嵌入式双核高性能芯片做主控处理器110。

所述主控处理器110要求多电源供电,且上电顺序有一定的要求。于本实施例中,包括至少一个电源芯片120,每一个所述电源芯片120均与所述主控处理器110相连,为所述主控处理器110供电。

具体地,采用多个PWM电源芯片给所述主控处理器110供电。

上电开始瞬间,利用电源芯片120自带的使能引脚(EN)和电源稳定输出信号引脚(PG)按照上电顺序逻辑关系来给所述主控处理器110供电。

所述主控处理器110包括复位117和晶振118,采用上电复位方式进行复位,采用33.3333MHz的有源晶振。

于本实施例中,所述主控处理器110还包括调试接口116。

于本实施例中,所述主控处理器110外接有至少一个存储芯片。

具体地,于本实施例中,所述存储芯片包括DDR3芯片114,FLASH芯片113和eMMC芯片115。这些存储芯片主要用来存储系统引导程序,应用程序和用户数据等。

于本实施例中,所述以太网接口单元130与所述主控处理器110相连,包括至少一个Ethernet以太网接口。

具体地,于本实施例中,述以太网接口单元130有三个以太网口,所述以太网接口单元130具体包括第一Ethernet以太网接口131、第二Ethernet以太网接口132和第三Ethernet以太网接口133。

于本实施例中,所述第一Ethernet以太网接口131的一端和所述第二Ethernet以太网接口132的一端分别通过具有RGMII接口的以太网物理层芯片与所述主控处理器110的ARM111内核的网口控制器接口相连。

所述第三Ethernet以太网接口133的一端通过具有MII接口的以太网物理层芯片与所述主控处理器110的FPGA 112内核的网口控制器接口相连。

于本实施例中,所述第一Ethernet以太网接口131的另一端、所述第二Ethernet以太网接口132的另一端以及所述第三Ethernet以太网接口133的另一端分别与一网络变压器的网络接口相连。

即如图1所示,所述第一Ethernet以太网接口131和所述第二Ethernet以太网接口132分别采用两个RGMII的以太网物理层芯片:第一以太网物理层芯片161(PHY1),第二以太网物理层芯片162(PHY2)与ARM 111内核的千兆网口控制器接口相连,外接到自带网络变压器的网络接口RJ45-1(网络变压器的第一网络接口171)和RJ45-2(网络变压器的第二网络接口172)。

所述第三Ethernet以太网接口133采用MII的以太网物理层芯片:第三以太网物理层芯片163(PHY3)与FPGA 112内核的接口相连,外接到自带网络变压器的网络接口RJ45-3(网络变压器的第三网络接口173)。

于本实施例中,所述第一Ethernet以太网接口131和所述第二Ethernet以太网接口132之间串联若干终端设备形成环形冗余网络结构。其中,所述终端设备例如为伺服驱动器。

具体地,于本实施例中,所述第一Ethernet以太网接口131和所述第二Ethernet以太网接口132支持EtherCAT现场总线协议,且具有冗余功能。

实际应用时,如图2所示,所述第一Ethernet以太网接口131(网口A)与若干个EtherCAT总线的伺服驱动器(从站)串联,最后一个伺服驱动器连接到所述第二Ethernet以太网接口132(网口B),这样就组成了环形冗余结构。

正常工作时,网口A发送以太网帧给各从站,从站从数据帧中抽取数据或者将数据插入数据帧,然后将该数据帧传输到下一个EtherCAT从站,最后一个EtherCAT从站发回经过完全处理的报文,经网口B用来接收数据,进接收队列,以判断环形网络中是否有故障点。

当网口A出现故障时,发送帧交由网口B发送,反向到达第1个从站节点,以原链路环回,经网口B接收后,进接收队列。

当网口B出现故障时,发送帧交由网口A发送,到达最后一个从站节点,以原链路环回,经网口A接收后,进接收队列。

出现链路故障(或热插拔)时,发送帧交由网口A发送,遍历至故障点出环回,经网口A接收,交由网口B发送,从另一个方向遍历至故障点处环回,经网口B接收后,进接收队列。

出现节点故障时,发送帧交由网口A发送,遍历至故障点出环回,经网口A接收,交由网口B发送,从另一个方向遍历至故障点处环回,经网口B接收后,进接收队列。EtherCAT总线的环形冗余结构使PLC运动控制板具有更高的可靠性,安全性,稳定性。

需要说明的是,,所述第一Ethernet以太网接口131和所述第二Ethernet以太网接口132也可以支持PowerLink现场总线协议,也同样具有冗余功能。

在同一硬件平台,所述第一Ethernet以太网接口131和所述第二Ethernet以太网接口132可以通过参数配置选择支持EtherCAT总线或者PowerLink总线。

于本实施例中,所述第三Ethernet以太网接口133采用PowerLink现场总线协议进行通信。

于本实施例中,FPGA112的PowerLink实时以太网通信协议,采用Verilog HDL语言编写,在FPGA的逻辑中实现,达到硬实时级别,总线周期短,抖动小。

FPGA112内核在PowerLink总线协议栈中主要负责Hub,MAC驱动,DLL数据链路层,寄存器PDO数据存取等。

于本实施例中,所述总线接口单元140与所述主控处理器110相连,用于总线通信。

于本实施例中,所述总线接口单元140包括:RS485驱动芯片141;数字隔离器142,一端与所述RS485驱动芯片141相连,另一端与与所述主控处理器110的FPGA内核112接口相连。

具体地,所述RS485驱动芯片141与FPGA112内核引脚相连,RS485驱动芯片141与FPGA112内核引脚通过数字隔离器142进行隔离。

于本实施例中,所述总线接口单元140还包括:滤波电路,与所述RS485驱动芯片141相连,包括一共模线圈和电容;保护电路,与所述RS485驱动芯片141相连,包括一二极管和压敏电阻。

其中,RS485驱动芯片141的RS485差分信号侧采用共模线圈和电容对信号进行滤波,采用TVS二极管对过压进行嵌压,采用压敏电阻对过压进行限压,实现多重保护,提高RS485通信的稳定性,可靠性。

于本实施例中,所述指示单元150与所述主控处理器110相连,包括至少一个指示元件,用于指示所述PLC运动控制板的工作状态。

于本实施例中,所述指示元件为但不限于LED发光二极管,FPGA112直接驱动LED发光二极管,显示PLC运动控制板的工作状态,即FPGA112根据PLC运动控制板现场使用情况得到的反馈数据进行选择点亮对应功能的LED发光二极管。

此外,为了突出本实用新型的创新部分,本实施例中并没有将与解决本实用新型所提出的技术问题关系不太密切的特征引入,但这并不表明本实施例中不存在其它的结构和功能特征。

需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。

综上所述,本实用新型PLC运动控制板结构简单合理,支持EtherCAT、PowerLink和RS485三种现场总线协议,兼容性好,使用方便,同时具有冗余功能,提高了控制板的可靠性和安全性。所以,本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1