LDO和POR的复用电路的制作方法

本发明涉及电子电路技术领域，尤其是一种ldo和por的复用电路。

背景技术

在大规模的数模混合信号集成电路芯片的设计中，由于芯片中存在大量的控制寄存器、状态寄存器等数字单元，当系统刚接入电源时，这些单元的状态是不确定的。这些不确定的状态可能引起芯片的误动作，影响芯片可靠性和稳定性。因此，需要有一种电路，该电路能在系统上电的过程中，为芯片提供一个全局复位信号，确保芯片能从确定的状态启动，该电路就是上电复位电路(poweronreset，简称por)。

对于一些混合信号集成电路，往往采用低压差线性稳压器(lowdropoutregulator，ldo)为数字部分提供低电源电压。系统电源从上电到稳定状态，大概需要毫秒量级的延迟时间，而ldo需要在供电电压达到一定值时才能输出，对于一些具有较大片外负载电容的ldo，其输出vdd从0至稳定状态，也需要一定的延时时间。数字单元大约在ldo的输出vdd高于稳定值的70％时正常工作。复位信号需要在数字电路开始工作之后提供，一般需要维持两个周期以上，才能实现有效的复位。对于一些在低频时钟下工作的电路，往往需要提供长时间的复位信号，才能保证有效的复位。因此，por的设计需要合适的复位电压点，合适的复位有效脉宽，且要与上电快慢无关。

现有的串联型ldo结构如图1所示，其包括放大器、1个n型金属(metal)—氧化物(oxide)—半导体(semiconductor)场效应晶体管(mos晶体管)m1和两个电阻。由于复反馈的作用，vf被钳制在vref，vout＝vf*(r1+r2)/r2。当输出电压vout变大时，反馈信号vf也变大，因此放大器的输出信号变小，id变小，使得输出电压vout变大，从而达到反馈环路稳定输出电压的作用。反之，当ldo的输出电压vout变小时，反馈信号vf也变小，因此放大器的输出变大，id变大，使得输出电压vout变大。

现有的por原理结构如图2所示，其包括比较器，施密特触发器，采样电路和参考电路。当vdd小于互补金属氧化物半导体(complementarymetal-oxide-semiconductortransistor，cmos)的阈值电压vth1时，比较器和施密特触发器不能正常工作，处于关闭状态，此时por为低电平。当vdd继续上升时，vref可以正常工作。v2＝vdd*r2/(r1+r2)，随着vdd的增大而增大。在v2小于vref，也就是vt2之前，por输出都为高电平。当v2超过vref时，por降为低电平。这样，在vdd上升过程中就有了一个脉冲电平来给后面的数字电路复位。

在图2中，加入施密特触发器的目的是防止vdd非单调性的上升，防止其在比较器阈值附近的波动，进而影响输出por波形。

如果采用电压放大器，则一般会采用多级放大器，电流放大器与之相比，只是用了电流镜电路，功耗更低；如果不采用复用的机构，那么ldo和por模块各自都需要一个参考源，采样模块，比较器，从而需要的电子元件较多。

技术实现要素：

鉴于以上内容，有必要提供一种需要的电子元件较少的ldo和por的复用电路。

本实施方式提供一种ldo和por的复用电路，包括一放大器电路及一施密特触发器，所述放大器电路包括第一mos晶体管、第二mos晶体管、第三mos晶体管、及第四mos晶体管，所述第一mos晶体管连接所述第二mos晶体管，所述第二mos晶体管连接所述第三mos晶体管、连接第五mos晶体管、及连接所述施密特触发器，所述第三mos晶体管连接所述第四mos晶体管，所述第四mos晶体管连接所述第五mos晶体管。

优选地，所述第三mos晶体管、所述第四mos晶体管、及所述第五mos晶体管均为n型mos晶体管。

优选地，所述施密特触发器为正相施密特触发器。

优选地，所述第一mos晶体管的栅极和所述第二mos晶体管的栅极相连，所述第一mos晶体管的栅极、所述第二mos晶体管的栅极、及所述第一mos晶体管的漏极相连，所述第一mos晶体管的源极和所述第二mos晶体管的源极连接电源电压。

优选地，所述第二mos晶体管的漏极与所述第三mos晶体管的漏极相连而形成公共节点，所述第三mos晶体管m2的源极接地，所述公共节点连接所述施密特触发器的输入端。

优选地，所述公共节点连接所述第五mos晶体管的栅极，所述第五mos晶体管的漏极连接电源电压，所述第五mos晶体管的源极连接电阻的一端，所述电阻的另一端连接一相交节点。

优选地，所述第三mos晶体管的栅极与所述第四mos晶体管的栅极连接所述相交节点，所述相交节点连接所述第四mos晶体管的漏极。

与现有技术相比，在上述ldo和por的复用电路中，通过使用电流放大器的ldo模块相较于电压比较器能够大大降低功耗，进而提高rfid标签的接收距离；将ldo模块和por模块相复用，可以省去por模块中所需要的参考源、采样电路和比较器模块，这样就可以减少芯片的面积，降低制造成本。

附图说明

图1是现有技术中的串联型ldo模块的电路图。

图2是现有技术中的por模块的电路图。

图3是本发明ldo和por的复用电路中的施密特触发器的输出电压和输入电压的关系图。

图4是本发明ldo和por的复用电路的一较佳实施方式的g点电压和输入电压的关系图。

图5是本发明ldo和por的复用电路的一第一实施方式的电路图。

图6是本发明ldo和por的复用电路的一第二实施方式的电路图。

主要元件符号说明

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

在本发明中，除非另有明确的规定和限定，术语“相连”、“连接”等术语应做广义理解，例如，可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

此外，术语“第一”、“第二”、“第三”、“第四”、“第五”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”、“第四”、“第五”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

请参阅图3-5，本发明的一较佳实施方式提供一种ldo和por的复用电路。具体地，参阅图5，本发明的第一实施例的ldo和por的复用电路中，包括一放大器电路(未标号)、一施密特触发器(未标号)。其中，所述施密特触发器为正相施密特触发器。

所述放大器电路包括多个mos晶体管。在本实施例中，所述放大器电路包括的多个mos晶体管分别是第一mos晶体管m1、第二mos晶体管m2、第三mos晶体管m3、第四mos晶体管m4。

其中，公共节点g为所述放大器电路的输出部分，所述第一mos晶体管m1、所述第二mos晶体管m2、所述第三mos晶体管m3、所述第四mos晶体管m4、第五mos晶体管m5、及电阻r共同构成了电流型ldo。

优选地，所述第三mos晶体管m3、所述第四mos晶体管m4、及所述第五mos晶体管m5均为n型mos晶体管。

进一步地，所述电流型ldo和所述正相施密特触发器构成了por电路。

请参阅图5，所述第一mos晶体管m1的栅极和所述第二mos晶体管m2的栅极相连。所述第一mos晶体管m1的栅极、所述第二mos晶体管m2的栅极、及所述第一mos晶体管m1的漏极相连，并在相连之后作为iref端。所述第一mos晶体管m1的源极和所述第二mos晶体管m2的源极连接电源电压vdd。所述第二mos晶体管m2的漏极与所述第三mos晶体管m2的漏极相连而形成公共节点g。所述第三mos晶体管m2的源极接地。所述公共节点g连接所述施密特触发器的输入端。所述公共节点g连接所述第五mos晶体管m5的栅极。所述第五mos晶体管m5的漏极连接电源电压vdd。所述第五mos晶体管m5的源极连接所述电阻r的一端，而作为输出电压vout。所述电阻r的另一端连接一相交节点10。所述第三mos晶体管m3的栅极与所述第四mos晶体管m4的栅极连接所述相交节点10。所述相交节点10连接所述第四mos晶体管m4的漏极。所述第四mos晶体管m4的源极接地。所述施密特触发器的输出端为por端。其中，iref为比较器电路的正端，if为比较器电路的负端。

具体地，所述电流型ldo的工作模式为：当所述输出电压vout变大，if变大，公共节点g的电压下降，进而使得所述输出电压vout减小，形成负反馈；当所述输出电压vout变小，if变小，公共节点g的电压上升，进而使得所述输出电压vout上升，形成负反馈。

因此，所述电流型ldo电路可以稳定所述输出电压vout输出点。具体地，所述por电路的工作模式为：当所述电源电压vdd很小时，所述施密特触发器不工作，所述por端输出为低电平；当所述电源电压vdd逐渐变大，if也随之变大，在if超过iref之前公共节点g为高电平，所述por端输出为高；当所述电源电压vdd变大至公共节点g电压低于所述施密特触发器的阈值时，所述por端输出为低电平。

因此，在所述电源电压vdd上升过程中就有了一个脉冲电平来给后面的数字电路复位。

在本发明的实施例中，使用所述电流型ldo模块相较于电压比较器能够大大降低功耗，进而提高射频识别(radiofrequencyidentification，rfid)标签的接收距离。而将所述电流型ldo电路和所述por电路相复用，可以省去por电路中所需要的参考源、采样电路和比较器模块，这样就可以减少芯片的面积，降低制造成本。

请参阅图6，本发明的第二实施例的ldo和por的复用电路中，其与上述图5中的第一实施例的不同在于：第二实施例使用了电压比较器而非电流比较器。第一实施例与第二实施例都用施密特触发器来构成por电路。图6和图1的不同在于：增加了一个施密特触发器来构成por电路。

所述ldo和por的复用电路包括一放大器c1、一第五mos晶体管m5、一施密特触发器(未标号)、第一电阻r1和第二电阻r2。其中，所述第五mos晶体管为n型mos晶体管，所述施密特触发器为正相施密特触发器。

所述比较器c1连接所述第五mos晶体管m5、及连接所述施密特触发器。所述比较器c1还连接所述第一电阻r1和所述第二电阻r2之间的公共端。所述第五mos晶体管m5连接所述第一电阻r1的一端。所述第一电阻r1的另一端为所述第一电阻r1和所述第二电阻r2之间的公共端。

具体地，所述比较器c1的正向输入端作为vref端，所述比较器c1的反向输入端连接第一节点20。所述第一节点20为所述第一电阻r1和所述第二电阻r2之间的公共端。所述第一节点20连接所述第二电阻r2的一端。所述第二电阻r2的另一端接地。所述第五mos晶体管m5的源极与所述第一电阻r1之间的公共端作为第二节点30，并作为输出电压端，所述第二节点30连接所述电阻第一r1的一端。所述第一电阻r1的另一端连接所述第一节点20。所述第五mos晶体管m5的漏极连接电源电压vdd，所述第五mos晶体管m5的栅极连接所述比较器的输出端c1。所述第五mos晶体管m5的栅极还连接所述施密特触发器的输入端，所述施密特触发器的输出端作为por端输出。

在第二实施例中，所述ldo电路的功能实现与图1中的相同，所述por电路的功能实现与图4类似。

当电源电压vdd很小时，所述施密特触发器不工作，所述por电路输出为低电平；当电源电压vdd逐渐变大，输出电压vout也逐渐增大，放大器负端电压v-增大，比较器输出降低，且，在比较器输出降低至vth1之前，所述por电路输出都为高；在比较器输出比vth1还小时，所述por电路输出变为低电平。这样，在电源电压vdd上升过程中就有了一个脉冲电平来给后面的数字电路复位。

本发明的实施方式中，进一步降低ldo电路的功耗，整合ldo和por电路中的共用部分来降低芯片面积；通过使用电流放大器的ldo模块相较于电压比较器能够大大降低功耗，进而提高rfid标签的接收距离；将ldo模块和por模块相复用，可以省去por模块中所需要的参考源、采样电路和比较器模块，这样就可以减少芯片的面积，降低制造成本。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明由所提交的权利要求书确定的专利保护范围。