可编程逻辑控制器、可编程逻辑控制器系统以及控制方法与流程

本发明涉及可编程逻辑控制器(plc)的
技术领域：
，尤其涉及一种可编程逻辑控制器及其控制方法。
背景技术：
：可编程逻辑控制器(plc)是一种专门为在工业环境下应用而设计的数字运算操作电子系统。它采用一种可编程的存储器，在其内部存储执行逻辑运算、顺序控制、定时、计数和算术运算等操作的指令，通过数字式或模拟式的输入输出来控制各种类型的机械设备或生产过程。图1是现有的plc的线路示意图，如图1所示，现有的plc的扩展总线需要七根信号线，分别为发送信号线(txd)、接收信号线(rxd)、复位信号线(res)、状态信号线(sta)、写信号线(w0，w1)、读信号线(r0，r1)、以及反馈信号线(ack0，ack1)。应该注意，上面对技术背景的介绍只是为了方便对本发明的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本发明的
背景技术：
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。技术实现要素：发明人发现，由于连接器和线缆的价格比较昂贵，信号线的数量越多，成本越高。并且，现有的plc的总线只能传输过程数据对象(pdo)数据和专用集成电路(asic)的状态，无法传输服务数据对象(sdo)数据，无法使用消息(message)功能，并且对从站的配置或监控不够灵活。此外，现有的plc的控制方法只能以asic为单位进行管理，没有从站节点，无法以从站为单位进行管理。并且，每块asic的数据量最多为4b，无法适应当今大数据量的应用需求。此外，现有的plc的rxd为多发单收结构，当多个从站同时发送数据时，会造成冲突。为了解决上述问题的至少一个，本发明实施例提供了一种可编程逻辑控制器、可编程逻辑控制器系统以及控制方法。根据本发明实施例的第一方面，提供了一种可编程逻辑控制器，所述可编程逻辑控制器包括：主控制器，所述主控制器通过状态信号线、发送信号线、接收信号线以及复位信号线与至少一个从控制器连接；所述主控制器包括：第一发送单元，其通过所述状态信号线发送状态信号；第二发送单元，其在所述状态信号线的电平由低电平切换为高电平时，间隔第一时间段通过所述发送信号线向所述至少一个从控制器发送第一信号；接收单元，其在所述第一信号发送完毕之后，间隔第三时间段通过所述接收信号线接收来自从控制器的第二信号；第三发送单元，其通过所述复位信号线向所述至少一个从控制器发送复位信号，通过所述复位信号对所述至少一个从控制器的状态进行控制。根据本发明实施例的第二方面，提供了一种可编程逻辑控制器，所述可编程逻辑控制器包括：从控制器，所述从控制器通过状态信号线、发送信号线、接收信号线以及复位信号线与主控制器连接；所述从控制器包括：检测单元，其检测所述状态信号线的电平；第一接收单元，其在所述状态信号线的电平由低电平切换为高电平时，间隔第二时间段通过所述发送信号线接收来自主控制器的第一信号；发送单元，其在所述第一信号的目标是所述从控制器的情况下，通过所述接收信号线向所述主控制器发送第二信号；第二接收单元，其通过所述复位信号线接收来自主控制器的复位信号，以根据所述复位信号切换所述从控制器的状态。根据本发明实施例的第三方面，提供了一种可编程逻辑控制器系统，所述系统包括：主控制器；以及至少一个从控制器，所述从控制器通过状态信号线、发送信号线、接收信号线以及复位信号线与所述主控制器连接，所述主控制器通过所述状态信号线发送状态信号，在所述状态信号线的电平由低电平切换为高电平时，间隔第一时间段通过所述发送信号线向所述至少一个从控制器发送第一信号；在所述第一信号发送完毕之后，间隔第三时间段通过所述接收信号线接收来自从控制器的第二信号；所述主控制器还通过所述复位信号线向所述至少一个从控制器发送复位信号，通过所述复位信号对所述至少一个从控制器的状态进行控制；所述从控制器检测所述状态信号线的电平，在所述状态信号线的电平由低电平切换为高电平时，间隔第二时间段通过所述发送信号线接收来自主控制器的第一信号；在所述第一信号的目标是所述从控制器的情况下，通过所述接收信号线向所述主控制器发送第二信号；所述从控制器还通过所述复位信号线接收来自主控制器的复位信号，以根据所述复位信号切换所述从控制器的状态。根据本发明实施例的第四方面，提供了一种可编程逻辑控制器系统的控制方法，所述可编程逻辑控制器系统包括主控制器和通过状态信号线、发送信号线、接收信号线以及复位信号线与所述主控制器连接的至少一个从控制器，其中，所述方法包括：所述主控制器通过所述状态信号线发送状态信号，在所述状态信号线的电平由低电平切换为高电平时，间隔第一时间段通过所述发送信号线向所述至少一个从控制器发送第一信号；在所述第一信号发送完毕之后，间隔第三时间段通过所述接收信号线接收来自从控制器的第二信号；所述主控制器还通过所述复位信号线向所述至少一个从控制器发送复位信号，通过所述复位信号对所述至少一个从控制器的状态进行控制；所述从控制器检测所述状态信号线的电平，在所述状态信号线的电平由低电平切换为高电平时，间隔第二时间段通过所述发送信号线接收来自主控制器的第一信号；在所述第一信号的目标是所述从控制器的情况下，通过所述接收信号线向所述主控制器发送第二信号；所述从控制器还通过所述复位信号线接收来自主控制器的复位信号，以根据所述复位信号切换所述从控制器的状态。本发明的有益效果在于：本发明实施例的可编程逻辑控制器减少了扩展总线上的信号线的数量，降低了成本。参照后文的说明和附图，详细公开了本发明的特定实施方式，指明了本发明的原理可以被采用的方式。应该理解，本发明的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本发明的实施方式包括许多改变、修改和等同。针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。附图说明在本发明实施例的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。此外，在附图中，类似的标号表示几个附图中对应的部件，并可用于指示多于一种实施方式中使用的对应部件。所包括的附图用来提供对本发明实施例的进一步的理解，其构成了说明书的一部分，用于例示本发明的实施方式，并与文字描述一起来阐释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：图1是现有的plc系统的线路示意图；图2是实施例1的plc系统的线路示意图；图3是实施例1的plc系统的信号收发示意图；图4是实施例2的可编程逻辑控制器的示意图；图5是第一信号的帧结构的示意图；图6是第一信号的帧结构中lcb-id的示意图；图7是第一信号的帧结构中dlc的示意图；图8是实施例3的可编程逻辑控制器的示意图；图9是实施例3的可编程逻辑控制器的工作过程的示意图；图10是本实施例的可编程逻辑控制器系统的控制方法的示意图。图11是smt的传输过程示意图；图12是pdo1的传输过程示意图；图13是pdo2的传输过程示意图；图14是sdo下载过程的示意图；图15是sdo上传过程的示意图。具体实施方式参照附图，通过下面的说明书，本发明实施例的前述以及其它特征将变得明显。在下面的说明和附图中，具体公开了本发明实施例的特定实施方式，其表明了其中可以采用本发明实施例的原则的部分实施方式，应了解的是，本发明实施例不限于所描述的实施方式，相反，本发明实施例包括落入所附权利要求的范围内的全部修改、变型以及等同物。在本发明实施例中，术语“第一”、“第二”等用于对不同元素从称谓上进行区分，但并不表示这些元素的空间排列或时间顺序等，这些元素不应被这些术语所限制。术语“和/或”包括相关联列出的术语的一种或多个中的任何一个和所有组合。术语“包含”、“包括”、“具有”等是指所陈述的特征、元素、元件或组件的存在，但并不排除存在或添加一个或多个其他特征、元素、元件或组件。在本发明实施例中，单数形式“一”、“该”等包括复数形式，应广义地理解为“一种”或“一类”而并不是限定为“一个”的含义；此外术语“所述”应理解为既包括单数形式也包括复数形式，除非上下文另外明确指出。此外术语“根据”应理解为“至少部分根据……”，术语“基于”应理解为“至少部分基于……”，除非上下文另外明确指出。下面结合附图对本发明实施例的各种实施方式进行说明。这些实施方式只是示例性的，不是对本发明实施例的限制。实施例1本实施例提供了一种可编程逻辑控制器系统。图2是本实施例的可编程逻辑控制器系统的线路图，如图2所示，该可编程逻辑控制器系统包括主控制器201和至少一个从控制器202，图2中示出了三个从控制器202，主控制器201和从控制器202通过状态信号线(sta)、发送信号线(txd)、接收信号线(rxd)以及复位信号线(xres)连接。与图1所示的现有的plc相比，本实施例的plc将扩展总线的信号线减少为4根，由此减少了连接器的数量和信号线的数量，降低了成本。在本实施例中，该主控制器201可以是cpu，其作为该可编程逻辑控制器系统的主站发挥作用，该从控制器202也可以是cpu，其作为该可编程逻辑控制器系统的从站发挥作用。本实施例不限于此，例如，在本实施例中，从控制器202也可以是mpu，由于使用mpu代替了现有技术中作为从站的asic，而mpu最大可以支持32b，可以适应当今大数据量的应用需求。下面的表1示出了各个信号线的方向和作用。表1图3是信号收发的示意图，下面结合图3对本实施例的可编程逻辑控制器系统的控制过程进行说明。在本实施例中，如图3所示，主控制器201可以通过上述状态信号线sta发送状态信号，在该状态信号线sta的电平由低电平切换为高电平时，也即，在该状态信号线sta的上升沿，间隔第一时间段t1通过上述发送信号线txd向上述至少一个从控制器202发送第一信号；在该第一信号发送完毕之后，间隔第三时间段t3通过上述接收信号线rxd接收来自从控制器202的第二信号。上述第一时间段t1是预先设置的，例如可以设置为10us，但本实施例不限于此。上述第三时间段t3是从第一信号发送完毕到rxd超时检测的检测点之间的时间长度，该rxd超时检测的检测点也是预先设置的，由此得到了第三时间段t3的时间长度，例如该时间长度可以为50us，但本实施例不限于此。在本实施例中，主控制器201还可以通过上述复位信号线xres向上述至少一个从控制器202发送复位信号，通过该复位信号对该至少一个从控制器202的状态进行控制。在本实施例中，如图3所示，从控制器202也可以检测上述状态信号线sta的电平，在该状态信号线sta的电平由低电平切换为高电平时，也即，在该状态信号线sta的上升沿，间隔第二时间段t2通过上述发送信号线txd接收来自主控制器201的第一信号；在该第一信号的目标是当前从控制器202的情况下，也即，上述第一信号是发送给当前从控制器202的，该从控制器202可以通过上述接收信号线rxd向主控制器201发送第二信号。此外，在该第一信号的目标不是当前从控制器202的情况下，也即，上述第一信号不是发送给当前从控制器202的，该从控制器202不作处理。上述第二时间段t2是从sta的上升沿到txd超时检测的检测点之间的时间长度，该txd超时检测的检测点也是预先设置的，由此得到了该第二时间段t2的时间长度，例如该时间长度可以为20us，但本实施例不限于此。在本实施例中，从控制器202还可以通过上述复位信号线xres接收来自主控制器201的复位信号，根据该复位信号进行状态的切换，具体将在实施例3中进一步说明。在本实施例中，上述第一信号可以称为发送信号，是从主控制器201向从控制器202发送的信号，上述第二信号可以称为接收信号，是从从控制器202向主控制器201发送的信号，也即是主控制器201从从控制器202接收的信号。下面通过实施例2和实施例3分别对本发明实施例的主控制器和从控制器进行说明。实施例2本实施例提供了一种可编程逻辑控制器。图4是本实施例的可编程逻辑控制器的示意图，如图4所示，该可编程逻辑控制器包括前述主控制器201，并且，该主控制器201包括第一发送单元401、第二发送单元402以及接收单元403。在本实施例中，第一发送单元401通过前述状态信号线sta发送状态信号。第二发送单元402在该状态信号线sta的电平由低电平切换为高电平时，也即信号线sta进入上升沿时，间隔前述第一时间段t1通过上述发送信号线txd向上述至少一个从控制器202发送第一信号。接收单元403在上述第一信号发送完毕之后，间隔上述第三时间段t3通过上述接收信号线rxd接收来自从控制器202的第二信号。此外，如图4所示，该主控制器201还可以包括第三发送单元404，其通过上述复位信号线xres向上述至少一个从控制器202发送复位信号，通过该复位信号对上述至少一个从控制器202的状态进行控制。在本实施例中，第一信号的帧结构可以为：信号类型、信号目标、数据长度、数据内容以及校验位。其中，数据内容是可选的，也即，在一个实施方式中，该帧结构不包括该数据内容的字段。图5给出了一个帧结构的示意图。如图5所示，lcb-id字段(1个字节)代表上述信号类型和信号目标，dlc字段(1个字节)代表上述数据长度，data[0]～data[15]字段(16个字节)代表上述数据内容，crc字段(2个字节)代表上述校验位，可以采用crc16进行校验，具体的原理可以参考现有技术。图5的帧结构只是举例说明，如前所述，该帧结构也可以不包括上述数据内容的字段，此外，数据内容的字段也可以不是16个字节，另外，crc字段也可以不是2个字节，等等，具体包含哪些字段取决于信号的类型和内容。在本实施例中，上述信号类型是指该第一信号的类型，例如，该第一信号有可能是用于进行从控制器管理(smt)的信号，也有可能是用于进行过程数据对象(pdo)传输的信号，还可能是用于进行服务对象数据(sdo)传输的信号，还有可能是保留位。此外，上述信号目标是指该第一信号的接收对象的标识，该接收对象为前述至少一个从控制器中的至少一个。图6是lcb-id字段的示意图。如图6所示，上述信号类型通过该1个字节的lcb-id字段中的四个比特(4～7)的功能码(function)来指示，不同的功能码代表不同的信号类型；上述信号目标通过该1个字节的lcb-id字段中的另外四个比特(0～3)的单元id(nodeid)来指示，不同的单元id指示了不同的接收对象，也即不同的从控制器202。下面的表2示出了不同的信号类型所对应的功能码和可能的单元id。表2在表2中，pdo1(rx)、pdo2(rx)以及sdo(rx)为第二信号的信号类型，承载从控制器202向主控制器201返回的数据。此外，在表2中，smt也可以作为第二信号的信号类型，承载从控制器202向主控制器201返回的确认信息，例如ack。并且，从控制器202的信号类型也可以包含表2中的保留位，以根据需要使用。关于从控制器的信号类型，将在实施例3中做说明。图7是dlc字段的示意图，如图7所示，在该dlc字段中，三个比特(5～7)为保留位rsv，五个比特(0～4)为数据长度代码，指示了该第一信号的数据长度。图7的dlc字段只是举例说明，rsv的比特可以多于3个或少于3个，同理，数据长度代码的比特也可以多于5个或少于5个。在本实施例中，关于第一时间段t1和第三时间段t3已经在实施例1中做了说明，此处不再赘述。关于第二信号的帧结构将在下面的实施例3中进行说明。通过本实施例的可编程逻辑控制器，仅通过四个信号线即可向从站发送pdo数据或者sdo数据，或者smt数据，即减少了信号线的数量，又实现了sdo数据的传输和对从站灵活的配置或监控。并且，通过引入节点号(前述单元id)的概念，可以以从站为单位进行管理。此外，追加了逻辑ic(前述主控制器的控制方法)，避免了发送冲突。实施例3本实施例提供了一种可编程逻辑控制器。图8是本实施例的可编程逻辑控制器的示意图，如图8所示，该可编程逻辑控制器包括前述从控制器202，并且，该从控制器202包括检测单元801、第一接收单元802以及发送单元803。在本实施例中，检测单元801检测前述状态信号线的电平。第一接收单元802在该状态信号线sta的电平由低电平切换为高电平时，也即信号线sta进入上升沿时，间隔前述第二时间段t2通过上述发送信号线txd接收来自主控制器201的第一信号。发送单元803在上述第一信号的目标是当前从控制器202的情况下，通过上述接收信号线rxd向主控制器201发送第二信号。在本实施例中，如图8所示，该从控制器202还可以包括第二接收单元804，其通过上述复位信号线xres接收来自主控制器201的复位信号，根据该复位信号切换该从控制器202的状态。在本实施例中，第二信号的帧结构的类型与第一信号类似，可以包括：信号类型、信号目标、数据长度、数据内容以及校验位。其中，数据内容是可选的。关于该信号类型、信号目标、数据长度、数据内容以及校验位的实施方式已经在实施例2中做了说明，其内容被合并于此，此处不再赘述。在本实施例中，与第一信号的帧结构类似，第二信号的帧结构中信号类型也包括上述用于进行从控制器管理(smt)的信号，上述用于进行过程数据对象(pdo)传输的信号；上述用于进行服务数据对象(sdo)传输的信号；以及保留位。也就是说，第二信号的信号类型可以是用于进行smt的信号，也可以是用于进行pdo传输的信号，也可以是用于进行sdo传输的信号，还可以是保留位。其中，smt信号用于向主控制器201反馈确认信息，例如ack，pdo信号用于向主控制器201返回pdo数据，sdo信号用于向主控制器201返回sdo的数据。在前述表2中，该信号类型对应smt、pdo1(rx)、pdo2(rx)以及sdo(rx)，或者，也可能是保留位。在本实施例中，与第一信号的信号目标不同的是，第二信号的信号目标为该第二信号的发送对象的标识，所述发送对象为所述从控制器。也即，发送该第二信号的从控制器的标识。在本实施例中，如图8所示，该从控制器202还可以包括切换单元805，该切换单元805在从控制器202处于软复位状态，并且第二接收单元804从上述复位信号线xres接收到高电平的复位信号时，将该从控制器202切换到配置状态；在从控制器202处于配置状态或者运行状态，并且第二接收单元804从上述复位信号线xres接收到低电平的复位信号时，将该从控制器切换到软复位状态；在从控制器202处于配置状态，并且上述第一信号为从发送信号线txd接收到的用于进行从控制器管理的信号smt，并且该第一信号指示了向运行状态切换时，将从控制器202切换到运行状态；在从控制器202处于运行状态，并且上述第一信号为从发送信号线txd接收到的用于进行从控制器管理的信号smt，并且该第一信号指示了向配置状态切换时，将从控制器202切换到配置状态。图9是本实施例的可编程逻辑控制器的工作过程的示意图，如图9所示，该可编程逻辑控制器作为从站在上电后，进入初始化状态，进而进入软复位状态，如果在软复位状态通过前述复位信号线xres接收到来自主站(如前所述的主控制器201)的高电平的xres信号，则进入配置状态；如果在配置状态通过前述复位信号线xres接收到来自主站的低电平的xres信号，则进入软复位状态；如果在配置状态通过前述发送信号线txd接收到来自主站的smt信号，并且该smt信号指示该从站进入运行状态，则该从站进入运行状态；如果在运行状态通过前述复位信号线xres接收到来自主站的低电平的xres信号，则进入软复位状态；如果在运行状态通过前述发送信号线txd接收到来自主站的smt信号，并且该smt信号指示该从站进入配置状态，则该从站进入配置状态。下面的表3示出了本实施例的可编程逻辑控制器在不同状态下的不同参数的取值的一个示例。初始化状态软复位状态配置状态运行状态xres200不变不变配置参数清0清0不变不变输出清0清0清0不变响应pdo0001响应sdo0011状态指示灯0慢闪快闪1错误指示灯0不变不变不变在表3中，“xres2”代表该从控制器202的输出引脚，如图2所示，xres2为0代表该输出引脚的值为0，xres2不变代表该输出引脚的值维持不变；“配置参数”代表该从控制器202的配置参数，配置参数为清0代表将该从控制器2的配置参数清0，配置参数为不变代表该从控制器202的配置参数的值维持不变；“输出”代表该从控制器2的输出，输出为清0代表将该从控制器202的输出清0，输出为不变代表该从控制器202的输出维持不变；“响应pdo”代表该从控制器202是否对来自主站的pdo进行响应，响应pdo为0代表不响应，响应pdo为1代表响应；“响应sdo”代表该从控制器202是否对来自主站的sdo进行响应，响应sdo为0代表不响应，响应sdo为1代表响应；“状态指示灯”代表该从控制器202的状态，状态指示灯为1代表常亮；“错误指示灯”代表该从控制器202的错误状态，错误指示灯为0代表灯灭，也即没有发生错误。在本实施例中，当从控制器处于初始化状态时，该从控制器上的输出引脚为0，配置参数和输出都清0，不响应来自主控制器的pdo和sdo，并且状态指示灯和错误指示灯全灭；当从控制器处于软复位状态时，该从控制器上的输出引脚为0，配置参数和输出都清0，不响应来自主控制器的pdo和sdo，状态指示灯指示软复位状态，例如慢闪，错误指示灯不变；当从控制器处于配置状态时，该从控制器上的输出引脚和配置参数不变，输出清0，不响应来自主控制器的pdo，响应来自主控制器的sdo，状态指示灯指示配置状态，例如快闪，错误指示灯不变；当从控制器处于运行状态时，该从控制器上的输出引脚、配置参数和输出不变，响应来自主控制器的pdo和sdo，状态指示灯指示运行状态，例如常亮，错误指示灯不变。通过本实施例的可编程逻辑控制器，仅通过四个信号线即可向从站发送pdo数据或者sdo数据，或者smt数据，即减少了信号线的数量，又实现了sdo数据的传输和对从站灵活的配置或监控。并且，通过引入节点号(前述单元id)的概念，可以以从站为单位进行管理。此外，追加了逻辑ic(前述主控制器的控制方法)，避免了发送冲突。实施例4本实施例提供了一种可编程逻辑控制器系统的控制方法。可编程逻辑控制器系统包括主控制器和通过状态信号线、发送信号线、接收信号线以及复位信号线与该主控制器连接的至少一个从控制器，由于在实施例1～3中，已经对该系统、该主控制器、该从控制器做了详细说明，此处不再赘述。图10是本实施例的可编程逻辑控制器系统的控制方法的示意图，如图10所示，该方法1000包括：步骤1001：所述主控制器通过所述状态信号线发送状态信号，在所述状态信号线的电平由低电平切换为高电平时，间隔第一时间段通过所述发送信号线向所述至少一个从控制器发送第一信号；在所述第一信号发送完毕之后，间隔第三时间段通过所述接收信号线接收来自从控制器的第二信号；步骤1002：所述从控制器检测所述状态信号线的电平，在所述状态信号线的电平由低电平切换为高电平时，间隔第二时间段通过所述发送信号线接收来自主控制器的第一信号；在所述第一信号的目标是所述从控制器的情况下，通过所述接收信号线向所述主控制器发送第二信号。在本实施例中，主控制器还可以通过所述复位信号线向所述至少一个从控制器发送复位信号，通过所述复位信号对所述至少一个从控制器的状态进行控制；从控制器还可以通过所述复位信号线接收来自主控制器的复位信号，以根据所述复位信号切换所述从控制器的状态。通过本实施例的方法，仅通过四个信号线即可向从站发送pdo数据或者sdo数据，或者smt数据，即减少了信号线的数量，又实现了sdo数据的传输和对从站灵活的配置或监控。并且，通过引入节点号(前述单元id)的概念，可以以从站为单位进行管理。此外，追加了逻辑ic(前述主控制器的控制方法)，避免了发送冲突。本发明实施例还提供了一种计算机可读程序，其中，当在可编程逻辑控制器中执行所述程序时，所述程序使得所述可编程逻辑控制器执行前述步骤1001的方法，或者执行前述步骤1002的方法。本发明实施例还提供了一种存储有计算机可读程序的存储介质，其中，所述计算机可读程序使得可编程逻辑控制器执行前述步骤1001的方法，或者执行前述步骤1002的方法。下面通过不同数据的传输示意图，对本实施例的可编程逻辑控制器、可编程逻辑控制器系统以及控制方法进行说明。图11是smt的传输示意图，如图11所示，主控制器201通过发送信号线txd向从控制器202发送作为请求的第一信号，该第一信号包括xh、1h、cs和crc，其中xh表明了该第一信号的类型和目标节点(从控制器202)，1h为数据长度，cs为数据内容，cs为1代表运行，cs为128代表配置，crc为校验。从控制器202接收到该请求后，根据cs的值进行相应状态(模式)的切换，并通过接收信号线rxd向主控制器201反馈作为确认信息ack的第二信号，该第二信号包括xh、0h以及crc，xh表明了该第二信号的类型和该从控制器202的标识，0h为数据长度，在这个例子中，数据长度为0，也即不包含数据内容，crc为校验。图12是pdo1的传输示意图，如图12所示，主控制器201通过发送信号线txd向从控制器202发送作为请求的第一信号，该第一信号包括3xh、dlc、data和crc，其中3xh表明了该第一信号的类型和目标节点(从控制器202)，dlc为数据长度，data为数据内容，crc为校验。从控制器202接收到该请求后，进行相应的输出，并通过接收信号线rxd向主控制器201反馈作为确认信息ack的第二信号，该第二信号包括4xh、dlc、data以及crc，4xh表明了该第二信号的类型和该从控制器202的标识，dlc为数据长度，data为数据内容，crc为校验。图13是pdo2的传输示意图，如图13所示，主控制器201通过发送信号线txd向从控制器202发送作为请求的第一信号，该第一信号包括5xh、dlc、data和crc，其中5xh表明了该第一信号的类型和目标节点(从控制器202)，dlc为数据长度，data为数据内容，crc为校验。从控制器202接收到该请求后，进行相应的输出，并通过接收信号线rxd向主控制器201反馈作为确认信息ack的第二信号，该第二信号包括6xh、dlc、data以及crc，6xh表明了该第二信号的类型和该从控制器202的标识，dlc为数据长度，data为数据内容，crc为校验。图14是sdo下载的示意图，如图14所示，主控制器201通过发送信号线txd向从控制器202发送作为请求的第一信号，该第一信号包括bxh、8h、ccs＝1、x、n、e、s、m、d以及crc，其中，bxh表明了该第一信号的类型和目标节点(从控制器202)；8h为数据长度；ccs为客户端命令说明符，其值为1代表下载启动请求；x为不使用，始终为0；n表示d中不带数据的字节数；e表示传输类型，e为1表示固定；s表示大小，s为1表明数据集的大小明确指出；m为索引，表示传输数据的索引或子索引号；d为数据，包含下载的长度4-n的数据；crc为校验。从控制器202接收到该请求后，对该请求进行响应，如果下载成功，则反馈的第二信号包括cxh、8h、scs＝3、x、m、reserve以及crc，其中，cxh代表该第二信号的类型和目标节点(从控制器202)；8h为数据长度；scs为服务器命令说明符，其值为3表明下载启动的响应；x和m的含义与前述相同；reserve代表保留；crc为校验。另一方面，如果下载失败，则反馈的第二信号包括cxh、8h、cs＝4、x、m、aboutcode以及crc，其中，cs为命令说明符，其值为4代表终止传输请求；aboutcode为包含4字节的中止原因的原因代码，其他参数的含义与前述相同。图15是sdo上传的示意图，如图15所示，主控制器201通过发送信号线txd向从控制器202发送作为请求的第一信号，该第一信号包括bxh、8h、ccs＝2、x、m、reserve以及crc，其中，bxh、8h、x、m、reserve以及crc的含义与前述相同，ccs的含义与前述相同，其值为2代表上传开始请求。从控制器202接收到该请求后，对该请求进行响应，如果上传成功，则反馈的第二信号包括cxh、8h、scs＝2、x、n、e、s、m、d以及crc，其中，cxh、8h、x、n、e、s、m、d、crc的含义与前述相同，scs的含义与前述相同，其值为2代表上传开始响应。另一方面，如果下载失败，则反馈的第二信号包括cxh、8h、cs＝4、x、m、aboutcode以及crc，其中，各参数的含义与前述相同。本发明实施例以上的装置和方法可以由硬件实现，也可以由硬件结合软件实现。本发明实施例涉及这样的计算机可读程序，当该程序被逻辑部件所执行时，能够使该逻辑部件实现上文所述的装置或构成部件，或使该逻辑部件实现上文所述的各种方法或步骤。本发明实施例还涉及用于存储以上程序的存储介质，如硬盘、磁盘、光盘、dvd、flash存储器等。结合本发明实施例描述的方法/装置可直接体现为硬件、由处理器执行的软件模块或二者组合。例如，图4、8中所示的功能框图中的一个或多个和/或功能框图的一个或多个组合，既可以对应于计算机程序流程的各个软件模块，亦可以对应于各个硬件模块。这些软件模块，可以分别对应于图10所示的各个步骤。这些硬件模块例如可利用现场可编程门阵列(fpga)将这些软件模块固化而实现。软件模块可以位于ram存储器、闪存、rom存储器、eprom存储器、eeprom存储器、寄存器、硬盘、移动磁盘、cd-rom或者本领域已知的任何其它形式的存储介质。可以将一种存储介质耦接至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息；或者该存储介质可以是处理器的组成部分。处理器和存储介质可以位于asic中。该软件模块可以存储在设备的存储器中，也可以存储在可插入设备的存储卡中。例如，若设备采用的是较大容量的mega-sim卡或者大容量的闪存装置，则该软件模块可存储在该mega-sim卡或者大容量的闪存装置中。针对附图中描述的功能方框中的一个或多个和/或功能方框的一个或多个组合，可以实现为用于执行本发明实施例所描述功能的通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或者其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件或者其任意适当组合。针对附图描述的功能方框中的一个或多个和/或功能方框的一个或多个组合，还可以实现为计算设备的组合，例如，dsp和微处理器的组合、多个微处理器、与dsp通信结合的一个或多个微处理器或者任何其它这种配置。以上结合具体的实施方式对本发明进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本发明保护范围的限制。本领域技术人员可以根据本发明的精神和原理对本发明做出各种变型和修改，这些变型和修改也在本发明的范围内。当前第1页12