技术总结
本实用新型公开了一种宽频率内高电源抑制比的带隙基准电路，包括运算放大器VG、三极管Q0和Q1、MOS管M0，电阻R0、R1和R2、电容C0，所述运算放大器VG的正向输入端记为VP点，反相输入端记为VN点，运算放大器VG的输出端与MOS管M0的栅极相连,MOS管M0的漏极输出点记为VBG点，两个阻值相等的电阻R1分别连接于VBG点\VP点和VBG点/VN点之间，所述电阻R2和电容C0串联后与两个R1分别并联连接，电阻R0的两端分别与VP点和三极管Q0的发射极相连，三极管Q0和Q1的基极分别与各自的集电极相连，且三极管Q0和Q1的集电极相连接，三极管Q1的发射极与VN点相连，所述MOS管M0的源极连接电源VDD。本实用新型可以获得较宽频域内的高PSRR(电源抑制比)。
技术研发人员：段权珍;丁月民;黄胜明;李素文;张国辉;张学涛
受保护的技术使用者：天津三源兴泰微电子技术有限公司;天津理工大学
技术研发日：2018.11.23
技术公布日：2019.08.02