一种应用于抑制LDO输出电压过冲的方法及电路与流程

本发明涉及半导体集成电路的技术领域，更具体地说，它涉及一种应用于抑制ldo输出电压过冲的方法及电路。

背景技术：

由于一个集成芯片中含有很多模块，而这些模块之间所需要的工作电压可能互不相同，因此我们通常使用电源管理芯片实现电压变换、电能分配、检测等功能。ldo全称为低压线性稳压器(lowdrop-outvoltageregulator)，是电源管理芯片中不可或缺的一部分,它可以在很宽的负载电流和输入电压范围内保持规定的输出电压，而且输入和输出电压之差可以很小。此外，ldo本身就具有自身功耗低、噪声低、静态电流小、成本低等特点，因此得到了广泛的应用。

但是，由于本身的结构问题，在上电过程中，ldo的输出电压会产生瞬间过冲，这将会对ldo本身的寿命以及其供电的模块造成影响。如果ldo的输出瞬态电压过高，甚至会带来后续模块被击穿等一系列问题，因此，抑制ldo的输出电压过冲是非常有必要且值得去探索的。而现有的ldo大多采用较大的片内电容甚至片外电容来对输出电压过冲进行抑制，这样会带来面积较大的问题，不符合当下对集成电路的集成程度高、体积小的设计要求。

技术实现要素：

本发明要解决的技术问题是针对现有技术的不足，本发明的目的一是提供一种应用于抑制ldo输出电压过冲的方法，可对ldo输出电压过冲现象进行有效的抑制。

本发明的目的二是提供一种应用与抑制ldo输出电压过冲的电路，可对ldo输出电压过冲现象进行有效的抑制。

为实现上述目的一，本发明提供了一种应用于抑制ldo输出电压过冲的方法，通过电压采集模块实时采集ldo的输出电压，并将所述输出电压转换成可随输出电压线性变化反馈信号；输出电压控制模块基于所述反馈信号生成用于表征输出电压变化的控制信号，所述控制信号对ldo的控制端进行调节，使ldo的输出电压包含有过冲电压时，对所述过冲电压进行抑制。

作进一步的改进，所述控制信号对ldo的控制端进行调节，具体为所述控制信号对ldo的功率管进行调节，包括：

所述功率管根据基准电压，将输入电压进行压降获得输出电压，在输出电压中包括过冲电压时，所述控制信号将功率管栅极电位拉低，以使所述功率管的漏极电压降低，对所述过冲电压进行抑制。

进一步的，通过偏置输入端使所述输出电压控制模块处于稳工作状态，以使所述输出电压控制模块实时响应反馈信号。

为实现上述目的二，本发明提高了一种应用于抑制ldo输出电压过冲的电路，包括ldo，所述ldo包括功率管，所述功率管的漏极为功率输出端，还包括电压采集模块和输出电压控制模块，所述电压采集模块的输入端与功率管的漏极连接，所述电压采集模块的反馈端与输出电压控制模块的控制端连接，所述输出电压控制模块的输出端与功率管的栅极连接。

作进一步的改进，所述输入电压控制模块包括第一控制单元、第二控制单元以及偏置输入端，所述第一控制单元的控制端与偏置输入端连接，所述第一控制单元的输出端与第二控制单元的控制端连接，所述第二控制单元的控制端还与电压采集模块的反馈端连接，所述第二控制单元输出端与功率管的栅极连接。

进一步的，所述第一控制单元包括第一晶体管，所述第二控制单元包括第二晶体管，所述第一晶体管的源极和第二晶体管的源极连接，所述第一晶体管的栅极与偏置输入端连接，所述第一晶体管的漏极与第二晶体管的栅极连接，所述第二晶体管的漏极与功率管的栅极连接。

更进一步的，所述电压采集模块包括电压检测单元和电流源单元，所述电流检测单元的输入端与功率管的漏极连接，所述电流检测单元的输出端与电流源单元的输入端连接，所述电流源单元的输出端与第二控制单元的控制端连接。

更进一步的，所述电压检测单元包括第三晶体管、第四晶体管和第五晶体管；所述电流源单元包括第六晶体管和第七晶体管；所述第三晶体管的栅极和漏极均与功率管的漏极连接，所述第四晶体管的栅极和漏极均与第三晶体管的源极连接，所述第五晶体管的栅极和漏极均与第四晶体管的源极连接，所述第六晶体管的栅极和漏极均与第五晶体管的源极连接，所述第六晶体管的栅极还与第七晶体管的栅极连接，所述第七晶体管的漏极与第二控制单元的控制端连接，所述第六晶体管的源极和第七晶体管的源极均接地。

有益效果

本发明的优点在于：通过在ldo的输出端添加一用于采集输出电压的电压采集模块，电压采集模块将采集到的电压信号反馈至输出电压控制模块，由输出电压控制模块对ldo的输出过冲电压进行抑制，从而实现了对ldo输出电压过冲现象的抑制，避免了ldo直接连接其他电路，其过冲电压容易造成其他电路的电子元件容易损坏的问题。此外，电压采集模块和输出电压控制模块中仅采用了晶体管，保证了ldo整体并没有采用很大的电容，大大的减小了芯片的使用面积；且采用晶体管作为电压采集模块的负载使得可抑制电压过冲的ldo整体功耗较小，十分节能。

附图说明

图1为本发明的ldo整体的方框示意图；

图2为本发明的ldo整体的结构示意图；

图3为ldo的电路图；

图4为本发明的ldo整体的电路图；

图5为ldo的快上电波形图；

图6为ldo的慢上电波形图；

图7为本发明的ldo整体的快上电波形图；

图8为本发明的ldo整体的慢上电波形图。

其中：m1-第一晶体管、m2-第二晶体管、m3-第三晶体管、m4-第四晶体管、m5-第五晶体管、m6-第六晶体管、m7-第七晶体管、m8-功率管、u1-差分运算放大器、c1-第一电容、r1-第一电阻、r2-第二电阻、vcc-电源端、vref-参考电压输入端、vbp-偏置输入端、vout-功率输出端。

具体实施方式

下面结合实施例，对本发明作进一步的描述，但不构成对本发明的任何限制，任何人在本发明权利要求范围所做的有限次的修改，仍在本发明的权利要求范围内。

参阅图1-图2，本发明的一种应用于抑制ldo输出电压过冲的方法，通过电压采集模块实时采集ldo的输出电压，并将输出电压转换成可随输出电压线性变化反馈信号；输出电压控制模块基于反馈信号生成用于表征输出电压变化的控制信号，控制信号对ldo的控制端进行调节，使ldo的输出电压包含有过冲电压时，对过冲电压进行抑制，从而实现了对ldo输出电压过冲现象的抑制。具体的，控制信号对ldo的控制端进行调节，具体为控制信号对ldo的功率管m8进行调节，包括：功率管m8根据基准电压，将输入电压进行压降获得输出电压，在输出电压中包括过冲电压时，控制信号将功率管m8栅极电位拉低，以使功率管m8的漏极电压降低，对过冲电压进行抑制。其中，通过偏置输入端vbp使输出电压控制模块处于稳工作状态，以使输出电压控制模块实时响应反馈信号，以达到精准、实时、无损的将过冲电压反馈至输出电压控制模块的目的，使输出电压控制模块实时的对功率管m8的漏极电压进行调节，实时抑制过冲电压。

当ldo的输出电压中含有过冲电压时，此时电压采集模块输出的反馈信号的电流会随着输出电压中的过冲电压线性增大，而线性增大的反馈信号将输出电压控制模块的输入端的电压拉低，相应的，输出电压控制模块的输出端的电压，即控制信号的电压也会降低，从而将功率管m8的栅极电压拉低，使功率管m8的源栅极电压增大，导致其源漏极的电流增大，最终使得功率管m8的漏极电压降低，实现了抑制ldo输出电压的过冲电压。其中，功率管m8为p型场效应管。

一种应用于抑制ldo输出电压过冲的电路，包括ldo，ldo包括功率管m8，功率管m8的漏极为功率输出端vout，还包括电压采集模块和输出电压控制模块，电压采集模块的输入端与功率管m8的漏极连接，电压采集模块的反馈端与输出电压控制模块的控制端连接，输出电压控制模块的输出端与功率管m8的栅极连接。参阅图3，其中，ldo还包括差分运算放大器u1、第一电容c1、第一电阻r1和第二电阻r2，参考电压输入端vref输入到差分运算放大器u1的反相输入端，差分运算放大器u1的输出端与功率管m8的栅极连接，功率管m8的栅极通过第一电容c1与其漏极连接，功率管m8的漏极还通过第一电阻r1和第二电阻r2接地，功率管m8的源极与电源端vcc连接。差分运算放大器u1的同相输入端连接到第一电阻r1和第二电阻r2的连接端。

差分运算放大器u1、第一电容c1、第一电阻r1、第二电阻r2和功率管m8形成了一个传统的ldo构架。根据差分运算放大器u1的虚短虚断特性，差分运算放大器u1确保了第一电阻r1与第二电阻r2间的反馈电压与输出参考电压相等。而第一电容c1作为米勒电容补偿了ldo环路的相位裕度，提高了环路的稳定性，它的大小通常由差分运算放大器u1决定。第一电阻r1与第二电阻r2的大小与比例关系决定了通过所在支路的电流和功率输出端vout的输出电压，其公式如下：

其中，与都是通过第一电阻r1与第二电阻r2的电流，因为差分运算放大器u1的虚断特性，可以得知它们具有相等的关系。

本实施例中，输入电压控制模块包括第一控制单元、第二控制单元以及偏置输入端vbp。其中，偏置输入端vbp用于提供一稳定的输入电压，将第一控制单元锁紧，使其工作区不会发生改变，避免其阻抗发生较大的波动。第一控制单元的控制端与偏置输入端vbp连接，第一控制单元的输出端与第二控制单元的控制端连接，第二控制单元的控制端还与电压采集模块的反馈端连接，第二控制单元输出端与功率管m8的栅极连接。电压采集模块包括电压检测单元和电流源单元，电流检测单元的输入端与功率管m8的漏极连接。电流检测单元的输出端与电流源单元的输入端连接，电流源单元的输出端与第二控制单元的控制端连接。

参阅图4，第一控制单元包括第一晶体管m1，第二控制单元包括第二晶体管m2，第一晶体管m1的源极和第二晶体管m2的源极连接，且还与电源端vcc连接。第一晶体管m1的栅极与偏置输入端vbp连接，第一晶体管m1的漏极与第二晶体管m2的栅极连接，第二晶体管m2的漏极与功率管m8的栅极连接。电压检测单元包括第三晶体管m3、第四晶体管m4和第五晶体管m5；电流源单元包括第六晶体管m6和第七晶体管m7。第三晶体管m3的栅极和漏极均与功率管m8的漏极连接，第四晶体管m4的栅极和漏极均与第三晶体管m3的源极连接，第五晶体管m5的栅极和漏极均与第四晶体管m4的源极连接，第六晶体管m6的栅极和漏极均与第五晶体管m5的源极连接，第六晶体管m6的栅极还与第七晶体管m7的栅极连接，第七晶体管m7的漏极与第二控制单元的控制端连接。即第七晶体管m7的漏极与第二晶体管m2的栅极连接。第六晶体管m6的源极和第七晶体管m7的源极均接地。

其中，第一晶体管m1和第二晶体管m2为p型场效应管；第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6和第七晶体管m7为n型场效应管。

由于在许多cmos工艺条件下，制作精确控制阻值的电阻或者具有合理物理尺寸的电阻是很困难的。因此在电压采集模块中，采用了第三晶体管m3、第四晶体管m4、第五晶体管m5作为电压采集模块的负载。由于晶体管的栅极和漏极短接，使得它们的电位始终相同，因此上电后晶体管一直处于饱和区的状态，晶体管的阻抗为其中gm为跨导。晶体管的跨导与晶体管的阈值电压以及管子的宽长比等参数有关，在实际应用中，可以通过调节晶体管的宽长比来对这一连接方式的晶体管阻抗来进行调节。

当功率输出端vout瞬态输出电压过大时，第三晶体管m3的栅极与漏极电压变大，从而导致第三晶体管m3的漏极和源极的电流增大。由于第四晶体管m4、第五晶体管m5和第六晶体管m6各自的栅极、漏极均相连，所以通过第四晶体管m4、第五晶体管m5和第六晶体管m6的漏极和源极电流变大。又由于第六晶体管m6和第七晶体管m7组成了电流源单元，因此第七晶体管m7与第一晶体管m1所在支路的电流变大。而第一晶体管m1的栅极由偏置输入端vbp提供偏置电压，因此第一晶体管m1漏极的电流不会发生改变，它的阻抗也不会发生大的波动，这会导致第二晶体管m2的栅极电压会减小。因第二晶体管m2的源极与电源端vcc连接，所以其源极和栅极的电压会增大，从而导致第二晶体管m2的源极和漏极电流增大，而其漏极电压减小，功率管m8的栅极电压也会减小。当功率管m8的栅极电压变小，通过功率管m8的源极和漏极电流也会增大，因此使功率输出端vout的输出电压下降，从而达到了一个负反馈环路的目的，对输出电压的过冲电压进行了抑制。

在上电过程中，由于偏置输入端vbp的偏置电压对输出电压控制模块的作用，当电源端vcc的供电电压小于设定的偏置电压时，第一晶体管m1关断，其漏极电压为零，从而使第二晶体管m2的栅极电压也为零，将功率管m8的栅极电压上拉到电源端vcc的输入电压，从而将功率管m8关断。即对于上电过程，在vcc<vbp+vth的状态下，功率输出端vout的输出电压为零。其中，vth为第一晶体管m1的开启电压。对于ldo整体，上电过程是从vcc>vbp+vth后才开始响应，即功率输出端vout的输出电压大于零。

ldo在供电电压为25v的状态下，且其功率输出端vout的输出电压为10v时，其50us快速上电的过程如图5以及2ms慢上电的过程如图6。其中，参考电压输入端vref的电压为1.18v，第一电阻r1为747.5k，第二电阻r2为100k。

通过图5和图6，可以看到ldo快速上电和慢上电过程，如果不加入抑制输出电压过冲的电路模块，ldo的瞬态输出电压过冲都非常大，基本上快到电源端vcc的供电电压大小。如果该ldo直接与其他电路相连接，这样的过冲电压会导致部分电子元件击穿，对其他电路造成损害。

对于增加了输出电压控制模块以及电压采集电路模块的ldo整体，在供电电压为25v的状态下，且其功率输出端vout的输出电压为10v时，其50us快速上电过程如图7以及2ms慢上电的过程如图8。其中，参考电压输入端vref的电压为1.18v，第一电阻r1为747.5k，第二电阻r2为100k，偏置输入端vbp的偏置电压为24.14v。

通过图7和图8可以看到，无论是快上电还是慢上电方式，功率输出端vout的输出电压最高时也不超过10.14v，只比预期的输出电压大了0.1v，大大的抑制了输出电压的过冲电压。并且ldo整体并没有采用很大的电容，大大的减小了芯片的使用面积；另外，由于用于抑制过冲电压的输出电压控制模块以及电压采集电路模块均是场效应管，使得可抑制电压过冲的ldo整体功耗较小。通过测试，在电源端vcc的供电电压为25v的情况下，其整体功耗为500na。而且功耗方面还可以通过调节第三晶体管m3、第四晶体管m4和第五晶体管m5的宽长比，提高或减小其阻抗来进行功耗调节。

以上所述的仅是本发明的优选实施方式，应当指出对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些都不会影响本发明实施的效果和专利的实用性。