技术总结
本实用新型公开了一种基于DDS的综合信号模拟源由MCU模块、FPGA模块、DDS模块和PLL模块,外部时钟模块和电源模块组成,其中电源模块分别与其他五个模块相连,MCU模块的信号输出端通过RS232与FPGA模块的信号输入端相连接;FPGA模块的信号输出端分别与PLL模块信号输入端、DDS模块信号输入端相连,实现对DDS模块和PLL模块进行配置控制。外部时钟模块的40M时钟输出端分别与FPGA模块的工作时钟输入端、PLL模块的基准时钟输入端相连,外部时钟模块为FPGA模块和PLL模块提供40Mhz的时钟,PLL模块的信号输出端与DDS模块的参考时钟输入端相连,PLL模块输出的2.4Ghz—3.5Ghz频率信号作为DDS模块的外部参考时钟。
技术研发人员:周敬权;郝筱鲲;王鹏
受保护的技术使用者:成都烨软科技有限公司
技术研发日:2019.01.25
技术公布日:2019.10.01