一种无需单独核心电源域的掉电保持电路的制作方法

本发明涉及掉电保持电路。

背景技术：

ddr(双倍速率同步动态随机存储器)断电模式中，核心模块电源关闭，从而实现低功耗。该模式下需要保持断电前的信号状态，以使退出断电模式时，断电前的信号能被迅速读取。通常需要一块单独的核心电源域，来维持核心信号状态。

技术实现要素：

本发明的目的在于提供一种无需单独核心电源域的掉电保持电路，使设计得到简化，方便了布局布线，节省了版图面积。

实现上述目的的技术方案是：

一种无需单独核心电源域的掉电保持电路，包括：保持控制信号产生电路、保持电路以及把核心电压vdd电平的输入信号in转换为输入输出电压vddio电平的输出信号outp和输出信号outn的电平转换电路，其中，

所述保持控制信号产生电路包括：第一至第五nmos管、第一至第五pmos管以及电阻，

所述第一至第五pmos管各自的源极连接输入输出电压vddio；所述第一至第五nmos管各自的源极接地vss；

所述第一pmos管的漏极连接所述第一nmos管的漏极；所述第二pmos管的漏极连接所述第二nmos管的漏极；所述第三pmos管的漏极连接所述第三nmos管的漏极；所述第四pmos管的漏极连接所述第四nmos管的漏极；所述第五pmos管的漏极连接所述第五nmos管的漏极；

所述第一pmos管的栅极连接所述第三pmos管的漏极；所述第二pmos管的栅极连接所述第二nmos管的栅极；所述第三pmos管的栅极连接所述第一pmos管的漏极；所述第四pmos管的栅极连接所述第三pmos管的漏极；所述第五pmos管的栅极连接所述第四pmos管的漏极；

所述第一nmos管的栅极通过所述电阻连接核心电压vdd；所述第一nmos管的栅极连接所述第二pmos管的栅极；所述第三nmos管的栅极连接所述第二nmos管的漏极；所述第四nmos管的栅极连接所述第三pmos管的漏极；所述第五nmos管的栅极连接所述第四pmos管的漏极；

所述第四pmos管的漏极和所述第四nmos管的漏极的相接端输出hold(保持)控制信号；所述第五pmos管的漏极和所述第五nmos管的漏极的相接端输出holdb控制信号；

所述保持电路包括：第六至第九pmos管、第六至第九nmos管；

所述第六pmos管和所述第七pmos管各自的源极连接输入输出电压vddio；

所述第六nmos管和所述第七nmos管各自的源极接地vss；

所述第六pmos管的漏极连接所述第八pmos管的源极，所述第八pmos管的漏极连接所述第八nmos管的漏极；所述第八nmos管的源极连接所述第六nmos管的漏极；

所述第七pmos管的漏极连接所述第九pmos管的源极，所述第九pmos管的漏极连接所述第九nmos管的漏极；所述第九nmos管的源极连接所述第七nmos管的漏极；

所述第六pmos管的栅极和所述第六nmos管的栅极的相接端连接输出信号outp；所述第九pmos管的漏极和所述第九nmos管的漏极的相接端连接输出信号outp；

所述第七pmos管的栅极和所述第七nmos管的栅极的相接端连接输出信号outn；所述第八pmos管的漏极和所述第八nmos管的漏极的相接端连接输出信号outn；

所述第八pmos管的栅极和所述第九pmos管的栅极的相接端连接holdb控制信号；

所述第八nmos管的栅极和所述第九nmos管的栅极的相接端连接hold控制信号。

优选的，所述电平转换电路将hold控制信号和holdb控制信号传输至所述保持电路。

本发明的有益效果是：本发明利用核心电源(vdd)掉电上电，在输入输出高电源域(vddio)产生hold/holdb控制信号,来实现信号在核心电源掉电时，锁定并保持掉电前的状态。无需单独核心电源域，使设计得到简化，方便了布局布线，节省了版图面积。

附图说明

图1是本发明的掉电保持电路的电路图；

图2是本发明的掉电保持电路的输入输出波形示意图。

具体实施方式

下面将结合附图对本发明作进一步说明。

请参阅图1，本发明的无需单独核心电源域的掉电保持电路，包括：保持控制信号产生电路、保持电路以及电平转换电路。

保持控制信号产生电路包括：第一至第五nmos管nm1-nm5、第一至第五pmos管pm1-pm5以及电阻r1。

第一至第五pmos管pm1-pm5各自的源极连接输入输出电压vddio；第一至第五nmos管nm1-nm5各自的源极接地vss。

第一pmos管pm1的漏极连接第一nmos管nm1的漏极；第二pmos管pm2的漏极连接第二nmos管nm2的漏极；第三pmos管pm3的漏极连接所述第三nmos管nm3的漏极；所述第四pmos管pm4的漏极连接所述第四nmos管nm4的漏极；所述第五pmos管pm5的漏极连接所述第五nmos管nm5的漏极。

第一pmos管pm1的栅极连接第三pmos管pm3的漏极；第二pmos管pm2的栅极连接第二nmos管nm2的栅极；第三pmos管pm3的栅极连接所述第一pmos管pm1的漏极；所述第四pmos管pm4的栅极连接所述第三pmos管pm3的漏极；所述第五pmos管pm5的栅极连接所述第四pmos管pm4的漏极；

第一nmos管nm1的栅极通过电阻r1连接核心电压vdd；第一nmos管nm1的栅极连接第二pmos管pm2的栅极；所述第三nmos管nm3的栅极连接所述第二nmos管nm2的漏极；所述第四nmos管nm4的栅极连接所述第三pmos管pm3的漏极；所述第五nmos管nm5的栅极连接所述第四pmos管pm4的漏极；

第四pmos管pm4的漏极和第四nmos管nm4的漏极的相接端输出hold控制信号；第五pmos管pm5的漏极和第五nmos管nm5的漏极的相接端输出holdb控制信号。核心电压vdd掉电(从1到0)，第二nmos管nm2和第二pmos管pm2的栅极从1变为0，从而第二nmos管nm2关闭，第二pmos管pm2打开，第三nmos管nm3栅极被拉高到输入输出电压vddio，第三nmos管nm3打开。第一nmos管nm1在核心电压vdd从1到0的过程中，管子关闭，第三pmos管pm3的栅极通过第一pmos管pm1被拉高，从而管子第三pmos管pm3被关闭。第三pmos管pm3的漏端被打开的第三nmos管nm3拉低到vss(0电位)，经过倒向器第四pmos管pm4/第四nmos管nm4，hold控制信号被拉到高电位，如图2所示。

电平转换电路把核心电压vdd电平的输入信号in转换为输入输出电压vddio电平的输出信号outp和输出信号outn。在核心电压vdd掉电(从1到0),输入信号in处于高阻(hi-z)状态。此时的输出信号outp/outn需要通过保持电路，保持电路，保持掉电前的状态。电平转换电路将hold控制信号和holdb控制信号传输至保持电路。

保持电路包括：第六至第九pmos管pm1-pm5、第六至第九nmos管nm6-nm9。

第六pmos管pm6和第七pmos管pm7各自的源极连接输入输出电压vddio；第六nmos管nm6和所述第七nmos管nm7各自的源极接地vss；

第六pmos管pm6的漏极连接第八pmos管pm8的源极，所述第八pmos管pm8的漏极连接所述第八nmos管nm8的漏极；所述第八nmos管nm8的源极连接所述第六nmos管nm6的漏极；

第七pmos管pm7的漏极连接所述第九pmos管pm9的源极，所述第九pmos管pm9的漏极连接所述第九nmos管nm9的漏极；所述第九nmos管nm9的源极连接所述第七nmos管nm7的漏极；

第六pmos管pm6的栅极和第六nmos管nm6的栅极的相接端连接输出信号outp；第九pmos管pm9的漏极和所述第九nmos管nm9的漏极的相接端连接输出信号outp；

第七pmos管pm7的栅极和第七nmos管nm7的栅极的相接端连接输出信号outn；第八pmos管pm8的漏极和所述第八nmos管nm8的漏极的相接端连接输出信号outn；

第八pmos管pm8的栅极和第九pmos管pm9的栅极的相接端连接holdb控制信号；第八nmos管nm8的栅极和所述第九nmos管nm9的栅极的相接端连接hold控制信号。

核心电压vdd掉电(从1到0)，hold/holdb控制信号分别为1/0，第八nmos管nm8、第九nmos管nm9、第八pmos管pm8、第九pmos管pm9打开,第六至第九pmos管pm1-pm5和第六至第九nmos管nm6-nm9为两个倒向器组成的锁存电路，输出信号outp/outn锁存掉电之前的状态。

以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本发明的范畴，应由各权利要求所限定。