技术特征：
1.一种低电压差分信号lvds发送器，其特征在于，所述lvds发送器包括第一共模反馈电路和驱动电路，所述第一共模反馈电路的输出端与所述驱动电路的第一输入端耦合；所述第一共模反馈电路包括：第一运算放大器、以及依次串联耦合在电源端和接地端之间的第一晶体管、第一电阻、第二电阻和第二晶体管；其中，所述第一电阻和所述第二电阻耦合于第一节点，所述第一运算放大器的第一输入端耦合于所述第一节点，所述第一运算放大器的第二输入端用于接收第一基准电压，所述第一运算放大器的输出端与所述第一晶体管的栅极和所述第一共模反馈电路的输出端耦合，所述第二晶体管的栅极用于接收偏置电压；所述驱动电路包括：依次串联耦合在所述电源端和所述接地端之间的第三晶体管、差分电路和第四晶体管；其中，所述第三晶体管的栅极与所述驱动电路的第一输入端耦合，所述差分电路的差分输出端作为与所述驱动电路的差分输出端用于输出差分电压；其中，所述第三晶体管的电流大于所述第一晶体管的电流，且与所述第一晶体管的电流之间存在线性关系。2.根据权利要求1所述的lvds发送器，其特征在于，所述第三晶体管的尺寸大于所述第一晶体管的尺寸。3.根据权利要求1所述的lvds发送器，其特征在于，所述lvds发送器还包括：第二共模反馈电路，所述第二共模反馈电路的输入端与所述第一共模反馈电路的输出端耦合，所述第二共模反馈电路的输出端与所述驱动电路的第二输入端耦合；所述第二共模反馈电路包括：第二运算放大器、以及依次串联耦合在所述电源端和所述接地端之间的第五晶体管、第三电阻、第四电阻和第六晶体管；其中，所述第三电阻和所述第四电阻耦合于第二节点，所述第二运算放大器的第一输入端耦合于所述第二节点，所述第二运算放大器的第二输入端用于接收第二基准电压，所述第二运算放大器的输出端与所述第六晶体管的栅极和所述第二共模反馈电路的输出端耦合，所述第五晶体管的栅极与所述第二共模反馈电路的输入端耦合。4.根据权利要求3所述的lvds发送器，其特征在于，所述第四晶体管的尺寸大于所述第六晶体管的尺寸。5.根据权利要求1-4任一项所述的lvds发送器，其特征在于，所述差分电路与所述第三晶体管耦合于第三节点，所述差分电路与所述第四晶体管耦合于第四节点，所述差分电路还包括：第七晶体管、第八晶体管、第九晶体管和第十晶体管，所述第七晶体管和所述第八晶体管分别耦合于所述第三节点和所述差分输出端之间，所述第九晶体管和所述第十晶体管分别耦合于所述差分输出端和所述第四节点之间。6.根据权利要求1所述的lvds发送器，其特征在于，所述偏置电压为固定电压。7.根据权利要求1所述的lvds发送器，其特征在于，所述第二晶体管和所述第四晶体管为恒流源。8.一种芯片，其特征在于，所述芯片包括权利要求1-7任一项所述的lvds发送器。9.一种lvds接口，其特征在于，所述lvds接口包括权利要求1-7任一项所述的lvds发送器。10.一种终端设备，其特征在于，所述终端设备包括权利要求1-7任一项所述的lvds发送器。
技术总结
本申请提供一种LVDS发送器，涉及电子技术领域，用于解决LVDS发送器中功耗较大的问题。LVDS发送器包括：第一共模反馈电路和驱动电路，第一共模反馈电路的输出端与驱动电路的第一输入端耦合；第一共模反馈电路包括：第一运算放大器、以及依次串联耦合在电源端和接地端之间的第一晶体管、第一电阻、第二电阻和第二晶体管；其中，第一电阻和第二电阻耦合于第一节点，第一运算放大器的第一输入端耦合于第一节点，第一运算放大器的第二输入端用于接收第一基准电压，第一运算放大器的输出端与第一晶体管的栅极和第一共模反馈电路的输出端耦合，第二晶体管的栅极用于接收偏置电压。第二晶体管的栅极用于接收偏置电压。第二晶体管的栅极用于接收偏置电压。
技术研发人员：王桂玲 王荣 谭信辉
受保护的技术使用者：杭州海康威视数字技术股份有限公司
技术研发日：2021.11.30
技术公布日：2022/3/8