技术特征：
1.一种全精度数字积分控制器的fpga实现方法，其特征在于，包括如下步骤：一、系统数学模型的建立对连续信号做负反馈纯积分控制的数学描述如下：式中，k
i
是积分系数；d(τ)为τ时刻的设定值或称参考值；x(τ)为τ时刻的测量值；u(t)是对设定值与测量值偏差的积分，并作为控制器输出从而实现对系统的负反馈控制；控制过程在fpga中进行离散时间域的实时计算：设定值为用户编程写入fpga的数字信号，测量值则为高速adc的采样信号，对(1-1)式离散化可得：式中，t是数字控制器的运算周期，等于adc工作频率的倒数；d[i]是i时刻的设定值或称参考值，由用户编程规定；x[i]是i时刻adc的采样值；u[n]是对设定值与测量值偏差的累加求和，等同于连续时间域的积分运算；u[n]作为控制器输出由fpga外部接口写入dac、实现对系统的负反馈控制；二、全精度数字积分器基本结构的建立根据式(1-2)可写出系统在n-1时刻的控制输出：将(1-2)式及(1-3)式展开：u[n]＝k
i
·
t{d[n]+d[n-1]+
…
d[0]-x[n]-x[n-1]
‑…
x[0]}
ꢀꢀꢀ
(2-2)u[n-1]＝k
i
·
t{d[n-1]+d[n-2]+
…
d[0]-x[n-1]-x[n-2]
‑…
x[0]}
ꢀꢀꢀ
(2-3)用(2-1)式减去(2-2)式可得：u[n]＝u[n-1]+k
i
·
t{d[n]-x[n]}
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2-4)因为k
i
·
t是一个常数，可令k
i
＝k
i
·
t，于是(2-4)式可整理为：u[n]＝u[n-1]+k
i
·
{d[n]-x[n]}
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2-5)；三、全精度数字积分器的溢出校正对(2-5)式的计算可按以下过程分步计算：(1)计算参考信号与测量信号的偏差，记为e[n]，有e[n]＝d[n]-x[n]，e[n]为全精度定点数减法器输出，字长在x[n]与d[n]的基础上扩展一位，即25位；(2)使用快速性定点数乘法器执行k
i
·
e[n]，输出记为δu，乘法器为全精度输出，字长为相乘两数字长之和，即49位；(3)计算u[n-1]+δu，全精度加法器输出的字长相对扩展一位，即50位，积分器输出恒定为50位；(4)判断数据是否溢出：
①
如果u[n-1]＞0，δu＞0，u[n]＜0同时成立，意味着两个正数相加得到负数，则发生溢出；
②
如果u[n-1]＜0，δu＜0，u[n]＞0同时成立，意味着两个负数相加得到正数，则发生溢出；(5)对输出信号做溢出校正：如数据溢出后符号位是1，此时将积分器输出锁定为正向
最大值；如数据溢出后符号位是0，此时将积分器输出锁定为负向最大值。
技术总结
本发明涉及一种用于精密源表的全精度数字积分控制器的FPGA实现方法，包括如下步骤：一、系统数学模型的建立；二、全精度数字积分器基本结构的建立；三、全精度数字积分器的溢出校正。该用于精密源表的全精度数字积分控制器的FPGA实现方法基于FPGA平台，能够高效实时计算，不含截位误差且能避免数据溢出，从而实现全精度输出。全精度输出。全精度输出。
技术研发人员：陈绪聪 赵志坚
受保护的技术使用者：常州同惠电子股份有限公司
技术研发日：2021.12.09
技术公布日：2022/3/18