技术特征：
1.一种高速数据采集模块，其特征在于：所述高速数据采集模块包括将单端信号转换为差分信号的信号调理单元，信号调理单元连接n路adc单元，4路adc单元连接时钟分配单元和fpga单元；fpga单元通过时钟单元控制n路adc单元交替采样；fpga单元输出连接fifo存储器；信号调理单元输出端通过连接运放单元的正输入端，运放单元的负输入端与输出端短接后连接电容c1，电容c1直接连接到adc单元的输入端；其中n为大于等于2的偶数。2.根据权利要求1所述的高速数据采集模块，其特征在于：所述n＝2
×
m，m为2以上的偶数，n路运放单元受控于开关阵列，开关阵列在同一时刻选通2路运放单元启动对应的adc单元进行采样；fpga与fifo存储器之间连接有n个平均值计算单元。3.根据权利要求1所述的高速数据采集模块，其特征在于：高速数据采集模块还包括为adc单元供电的供电单元，供电单元包括集成电源芯片ncp1086，集成电源芯片ncp1086的vin脚并联连接有电容c2、电阻r1、二极管d1、电容c1到地，同时连接vcc电压端；集成电源芯片ncp1086的adj脚并联连接有电阻r2、电容c3到地，连接电阻r3到集成电源芯片ncp1086的vout端；集成电源芯片ncp1086的vout端并联连接有电阻r3、电容c4到地，连接r5到vdr端，连接r6到va端。4.根据权利要求1所述的高速数据采集模块，其特征在于：adc单元为adc08d500。5.根据权利要求1所述的高速数据采集模块，其特征在于：所述运放单元为lm2902。
技术总结
本实用新型涉及一种高速数据采集模块，解决了精度低的技术问题，通过采用所述高速数据采集模块包括将单端信号转换为差分信号的信号调理单元，信号调理单元连接n路ADC单元，4路ADC单元连接时钟分配单元和FPGA单元；FPGA单元通过时钟单元控制n路ADC单元交替采样；FPGA单元输出连接FIFO存储器；信号调理单元输出端通过连接运放单元的正输入端，运放单元的负输入端与输出端短接后连接电容C1，电容C1直接连接到ADC单元的输入端；其中n为大于等于2的偶数的技术方案，较好的解决了该问题，可用于数据采集中。据采集中。据采集中。
技术研发人员：罗白剑 刘全敬
受保护的技术使用者：广西宝烨信息技术有限公司
技术研发日：2021.11.11
技术公布日：2022/5/10