一种高速数据采集模块的制作方法

1.本实用新型涉及数据采集领域，具体涉及一种高速数据采集模块。


背景技术：

2.数据采集(daq)，是指从传感器和其它待测设备等模拟和数字被测单元中自动采集非电量或者电量信号,送到上位机中进行分析，处理。数据采集系统是结合基于计算机或者其他专用测试平台的测量软硬件产品来实现灵活的、用户自定义的测量系统。
3.现有的高速数据采集模块多采用信号调理单元将单端信号转换为差分信号，然后使用控制器交替控制多个adc采样单元进行控制。但由于adc采样单元是clk时钟在上升沿后稳定一端时间后，采样一端时间，稳定一端时间后输出采样之。这形成了采样周期限制控制时间的情形下，直接外联adc芯片时，采集到的波形容易出现通道串扰的问题。


技术实现要素：

4.本实用新型所要解决的技术问题是现有技术中存在的采样精度差的技术问题。提供一种新的高速数据采集模块，该高速数据采集模块具有采样准确度高的特点。
5.为解决上述技术问题，采用的技术方案如下：
6.一种高速数据采集模块，所述高速数据采集模块包括将单端信号转换为差分信号的信号调理单元，信号调理单元连接n路adc单元，4路adc单元连接时钟分配单元和fpga单元；fpga单元通过时钟单元控制n路adc单元交替采样；fpga单元输出连接fifo存储器；
7.信号调理单元输出端通过连接运放单元的正输入端，运放单元的负输入端与输出端短接后连接电容r1，电容r1直接连接到adc单元的输入端；其中n为大于等于2的偶数。
8.fpga控制多通道a/d采集时，先进行通道切换，保持一段时间，待信号稳定了就行a/d采集，然后再保持一段时间，等待a/d转换完后将数据传输到fifo存储器中。本实用新型在adc单元前端加入运放单元做电压跟随，同时在采用现有adc单元外围电路时，将输入端与接地端进行断接，并未按照厂家建议的连接电阻。经过试验对比，这消除了信号波纹，提高了采集精度。
9.上诉方案中，为优化，进一步地，所述n＝2
×
m，m为2以上的偶数，n路运放单元受控于开关阵列，开关阵列在同一时刻选通2路运放单元启动对应的adc单元进行采样；fpga与fifo存储器之间连接有n个平均值计算单元。
10.优选方案进一步提高了采样的精度，在进行交替采样时，通过开关阵列随机选通2个adc采样单元进行同时采样，在下一个交替瞬间，又选择2个adc采样单元同时进行采样，这样对于同一时刻均有多个采样数据。在进行平均值计算器处理后，将加权平均的采样值作为输出值传输进现有技术中采用的fifo存储器(先进先出存储器)。开关阵列还可以起到保护adc采样单元的作用。
11.进一步地，高速数据采集模块还包括为adc单元供电的供电单元，供电单元包括集成电源芯片ncp1086，集成电源芯片ncp1086的vin脚并联连接有电容c2、电阻r1、二极管d1、
电容c1到地，同时连接vcc电压端；集成电源芯片ncp1086的adj脚并联连接有电阻r2、电容c3到地，连接电阻r3到集成电源芯片ncp1086的vout端；集成电源芯片ncp1086的vout端并联连接有电阻r3、电容c4到地，连接r5到vdr端，连接r6到va端。
12.本实用新型提供的供电单元功耗比较低，当采样率为500msps时，消耗的电流小于1a，功率仅仅为1.4w。
13.进一步地，adc单元为adc08d500。
14.进一步地，所述运放单元为lm2902。
15.本实用新型的有益效果：本实用新型在adc单元前端加入运放单元做电压跟随，同时在采用现有adc单元外围电路时，将输入端与接地端进行断接，并未按照厂家建议的连接电阻。经过试验对比，这消除了信号波纹，提高了采集精度。在进行交替采样时，通过开关阵列随机选通2个adc采样单元进行同时采样，在下一个交替瞬间，又选择2个adc采样单元同时进行采样，这样对于同一时刻均有多个采样数据。在进行平均值计算器处理后，将加权平均的采样值作为输出值传输进现有技术中采用的fifo存储器(先进先出存储器)。开关阵列还可以起到了保护adc采样单元的作用。
附图说明
16.下面结合附图和实施例对本实用新型进一步说明。
17.图1，实施例中的高速数据采集模块示意图。
18.图2，现有的技术采样波形示意图。
19.图3，本实施例的采样波形示意图。
具体实施方式
20.为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
21.实施例1
22.本实施例提供一种高速数据采集模块，如图1，所述高速数据采集模块包括将单端信号转换为差分信号的信号调理单元，信号调理单元连接n路adc单元，4路adc单元连接时钟分配单元和fpga单元；fpga单元通过时钟单元控制n路adc单元交替采样；fpga单元输出连接fifo存储器；
23.信号调理单元输出端通过连接运放单元的正输入端，运放单元的负输入端与输出端短接后连接电容r1，电容r1直接连接到adc单元的输入端；其中n为大于等于2的偶数。
24.fpga控制多通道a/d采集时，先进行通道切换，保持一段时间，待信号稳定了就行a/d采集，然后再保持一段时间，等待a/d转换完后将数据传输到fifo存储器中。本实施例在adc单元前端加入运放单元做电压跟随，同时在采用现有adc单元外围电路时，将输入端与接地端进行断接，并未按照厂家建议的连接电阻。经过试验对比，这消除了信号波纹，提高了采集精度。如图2为现有的技术采集图样，图3为本实施例的，可以看出，消除了信号波纹，提高了精度。
25.优选地，所述n＝2
×
m，m为2以上的偶数，n路运放单元受控于开关阵列，开关阵列
在同一时刻选通2路运放单元启动对应的adc单元进行采样；fpga与fifo存储器之间连接有n个平均值计算单元。
26.优选方案进一步提高了采样的精度，在进行交替采样时，通过开关阵列随机选通2个adc采样单元进行同时采样，在下一个交替瞬间，又选择2个adc采样单元同时进行采样，这样对于同一时刻均有多个采样数据。在进行平均值计算器处理后，将加权平均的采样值作为输出值传输进现有技术中采用的fifo存储器(先进先出存储器)。开关阵列还可以起到保护adc采样单元的作用。
27.优选地，高速数据采集模块还包括为adc单元供电的供电单元，供电单元包括集成电源芯片ncp1086，集成电源芯片ncp1086的vin脚并联连接有电容c2、电阻r1、二极管d1、电容c1到地，同时连接vcc电压端；集成电源芯片ncp1086的adj脚并联连接有电阻r2、电容c3到地，连接电阻r3到集成电源芯片ncp1086的vout端；集成电源芯片ncp1086的vout端并联连接有电阻r3、电容c4到地，连接r5到vdr端，连接r6到va端。
28.本实施例提供的供电单元功耗比较低，当采样率为500msps时，消耗的电流小于1a，功率仅仅为1.4w。
29.具体地，adc单元为adc08d500。
30.具体地，所述运放单元为lm2902。
31.本实施例在adc单元前端加入运放单元做电压跟随，同时在采用现有adc单元外围电路时，将输入端与接地端进行断接，并未按照厂家建议的连接电阻。经过试验对比，这消除了信号波纹，提高了采集精度。在进行交替采样时，通过开关阵列随机选通2个adc采样单元进行同时采样，在下一个交替瞬间，又选择2个adc采样单元同时进行采样，这样对于同一时刻均有多个采样数据。在进行平均值计算器处理后，将加权平均的采样值作为输出值传输进现有技术中采用的fifo存储器(先进先出存储器)。开关阵列还可以起到了保护adc采样单元的作用。
32.尽管上面对本实用新型说明性的具体实施方式进行了描述，以便于本技术领域的技术人员能够理解本实用新型，但是本实用新型不仅限于具体实施方式的范围，对本技术领域的普通技术人员而言，只要各种变化只要在所附的权利要求限定和确定的本实用新型精神和范围内，一切利用本实用新型构思的实用新型创造均在保护之列。