低压差稳压电路和芯片以及设备的制作方法

1.本实用新型涉及集成电路技术领域，尤其是涉及一种低压差稳压电路和芯片以及设备。


背景技术：

2.当芯片未设置外置输出电容时，芯片内部集成的输出电容一般采用容值非常小的电容，通常为皮法级别，因此当负载快速变化时，容易导致输出电压上的毛刺过大或者过小。尤其是针对于ldo(low dropout regulator，低压差线性稳压器)电路而言，若无法有效抑制当负载快速变化时导致输出电压上的毛刺，过高的毛刺有可能损坏负载电路，而过低的毛刺亦有可能使负载不能正常工作。例如，如图1所示，其中，曲线a1表示负载电流i
rl
，曲线b1表示输出电压vout，当负载相对与基准值变轻时，负载电流i
rl
会快速降低，进而会导致输出电压vout升高而出现毛刺，输出电压vout升高出现的毛刺过大时，则可能会损坏负载电路。当负载加重时，负载电流i
rl
会快速升高，进而会导致输出电压vout降低而出现毛刺，过低的毛刺也可能使负载不能正常工作。


技术实现要素：

3.本实用新型旨在至少解决现有技术中存在的技术问题之一。为此，本实用新型的目的之一在于提出一种低压差稳压电路，能抑制输出电压上的毛刺，进而能够保证输出电压始终处于相对稳定的状态，提升负载的工作效果。
4.本实用新型的目的之二在于提出一种芯片。
5.本实用新型的目的之三在于提出一种设备。
6.为了达到上述目的，本实用新型第一方面实施例提出的低压差稳压电路，包括：低压差稳压器，所述低压差稳压器包括运算放大器和第一晶体管；偏置电路模块，所述偏置电路模块与所述运算放大器的偏置端、所述第一晶体管的控制极连接，用于调节所述运算放大器的偏置电流。
7.根据本实用新型实施例提出的低压差稳压电路，通过在低压差稳压器之间增加偏置电路模块，当负载发生变化时，偏置电路模块可以对输入至运算放大器的偏置端的偏置电流进行调整，增加系统的频率响应带宽，能够抑制输出电压上的毛刺即能有效抑制输出过充和过放电压，从而能够有效防止由于负载快速变化导致的负载被损坏或者无法正常工作等情况的发生，保证输出电压始终处于相对稳定的状态，提升负载的工作效果。
8.在本实用新型的一些实施例中，所述偏置电路模块包括：电流同步单元，所述电流同步电路与所述第一晶体管的控制极连接，用于输出与所述第一晶体管的第二极电流同步的同步电流信号；第一电流镜单元，所述第一电流镜单元与所述电流同步单元连接，用于根据所述同步电流信号生成第一电流调节信号；第二电流镜单元，所述第二电流镜单元与所述第一电流镜单元、所述运算放大器的偏置端连接，用于根据所述第一电流调节信号生成第二电流调节信号以调节所述运算放大器的偏置电流。
9.在本实用新型的一些实施例中，所述偏置电路模块还包括：延迟电路单元，所述延迟电路单元与所述第一电流镜单元连接，用于对所述同步电流信号进行延迟处理。
10.在本实用新型的一些实施例中，所述电流同步单元包括：第二晶体管，所述第二晶体管的第一极与预设电源连接，所述第二晶体管的第二极与所述第一电流镜单元连接，所述第二晶体管的控制极与所述运算放大器、所述第一晶体管的控制极连接。
11.在本实用新型的一些实施例中，所述第一电流镜单元包括：第三晶体管，所述第三晶体管的第一极接地，所述第三晶体管的第二极和所述第三晶体管的控制极均与所述第二晶体管的第二极连接；第四晶体管，所述第四晶体管的第一极接地，所述第四晶体管的第二极与所述第二电流镜单元连接，所述第四晶体管的控制极与所述延迟电路单元连接；第五晶体管，所述第五晶体管的第一极接地，所述第五晶体管的第二极与所述第四晶体管的第二极、所述第二电流镜单元连接，所述第五晶体管的控制极与所述第三晶体管的控制极、所述第二晶体管的第二极连接。
12.在本实用新型的一些实施例中，所述第二电流镜单元包括：第六晶体管，所述第六晶体管的第一极与预设电源连接，所述第六晶体管的第二极与所述第四晶体管的第二极、所述第五晶体管的第二极连接，所述第六晶体管的控制极与所述第六晶体管的第二极连接；第七晶体管，所述第七晶体管的第一极与预设电源连接，所述第七晶体管的第二极与所述运算放大器的偏置端连接，所述第七晶体管的控制极与所述第六晶体管的控制极、所述第六晶体管的第二极连接。
13.在本实用新型的一些实施例中，所述延迟电路单元包括：电阻，所述电阻的第一端与所述第二晶体管的第二极、所述第三晶体管的控制极连接，所述电阻的第二端与所述第五晶体管的控制极连接；第一电容，所述第一电容的第一端与所述电阻的第二端、所述第五晶体管的控制极连接，所述第一电容的第二端接地。
14.在本实用新型的一些实施例中，所述低压差稳压器还包括：反馈电路单元，所述反馈电路单元的第一端与所述第一晶体管的第二极连接，所述反馈电路单元的第二端与所述运算放大器的第一输入端连接，用于检测反馈信号；所述运算放大器的第二输入端用于接收参考信号，所述运算放大器的输出端与所述第一晶体管的控制极连接。
15.在本实用新型的一些实施例中，所述低压差稳压电路还包括：输出电容，所述输出电容的第一端与所述第一晶体管的第二极连接，所述输出电容的第二端接地。
16.为了达到上述目的，本实用新型第二方面实施例提出的芯片，包括上面任一项实施例所述的低压差稳压电路。
17.根据本实用新型实施例提出的芯片，将上面第一方面实施例的低压差稳压电路集成于芯片内部，通过在低压差稳压器中增加一个偏置电路模块，能够在与芯片连接的负载快速变化时，有效抑制输出电压上的毛刺，进而使得输出电压能始终保持一个相对稳定的状态，能有效防止负载被损坏或者无法正常工作等情况发生，从而能够保证芯片工作的稳定性，提升负载的工作效果。
18.为了达到上述目的，本实用新型第三方面实施例还提出一种设备，其特征在于，包括设备本体和上面第二方面实施例提出的所述的芯片，所述芯片设置在所述设备本体上。
19.根据本实用新型实施例提出的设备，通过采用上面第二方面实施例的芯片，即在芯片内部的低压差稳压电路内部增加一个偏置电路模块，能够在负载快速变化时，有效抑
制输出电压上的毛刺，进而使得输出电压能始终保持一个相对稳定的状态，能有效防止负载被损坏或者无法正常工作等情况发生，从而保设备能够始终处于稳定工作的状态，以及提升负载的工作效果。
20.本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
附图说明
21.本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
22.图1是现有技术中的一种输出电压与负载电流变化的示意图；
23.图2为根据本实用新型一个实施例的低压差稳压电路的示意图；
24.图3为根据本实用新型一个实施例的偏置电路模块的框图；
25.图4为根据本实用新型另一个实施例的低压差稳压电路的示意图；
26.图5为根据本实用新型一个实施例的输出电压与负载电流变化的示意图；
27.图6为根据本实用新型一个实施例的芯片的框图；
28.图7为根据本实用新型一个实施例的设备的框图。
29.附图标记：
30.设备1000；
31.芯片100、设备本体200；
32.低压差稳压器1、偏置电路模块2；
33.反馈电路单元13、电流同步单元21、第一电流镜单元22、第二电流镜单元23、延迟电路单元24；
34.运算放大器amp、第一晶体管mpass、第二晶体管mp2、第三晶体管mn3、第四晶体管mn4、第五晶体管mn5、第六晶体管mp6、第七晶体管mp7、负载rl、电阻r1、第一电容c1、输出电容cl。
具体实施方式
35.为了能够更加详尽地了解本实用新型实施例的特点与技术内容，下面结合附图对本实用新型实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本实用新型实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其他情况下，为简化附图，熟知的结构和装置可以简化展示。
36.下面参考图2-图5描述根据本实用新型实施例的低压差稳压电路10。
37.在本实用新型的一些实施例中，如图2所示，为根据本实用新型一个实施例的低压差稳压电路的示意图，其中，低压差稳压电路10包括低压差稳压器1和偏置电路模块2。
38.在实施例中，低压差稳压器1使用在其饱和区域内运行的晶体管或场效应管如fet(field effect transistor，场效应晶体管)，从输入电压中减去超额的电压，产生经过调节的输出电压。所谓压降电压，是指稳压器将输出电压维持在其额定值上下100mv之内所需的输入电压与输出电压差额的最小值。低压差稳压器1的成本低，噪音低，静态电流小，以及
低压差稳压器1还具有如负载短路保护、过压关断、过热关断、反接保护等其他的功能。
39.具体地，低压差稳压器1包括运算放大器amp和第一晶体管mpass。运算放大器amp的第二输入端用于接收参考信号，其中，可以将参考信号表示为vref，其中参考信号vref可以为基准电压。运算放大器amp的输出端与第一晶体管mpass的控制极连接。第一晶体管mpass为一个输出调制管，用于对输出信号进行调制，进而获取输出电压vout以提供给负载rl。
40.以及，低压差稳压器1还包括反馈电路单元13。其中，反馈电路单元13的第一端与第一晶体管mpass的第二极连接，反馈电路单元13的第二端与运算放大器amp的第一输入端连接，用于检测反馈信号。其中，反馈电路单元13为一反馈环路，用于根据输出电压vout获取反馈信号，并将反馈信号反馈至运算放大器amp的第一输入端。运算放大器amp根据第一输入端输入的反馈信号和第二输入端接收参考信号verf，并经过第一晶体管mpass调制以获得输出电压vout。
41.进一步地，在本实用新型实施例中，在低压差稳压器1之间增加了一个偏置电路模块2，本实用新型的实施例的偏置电路模块2与运算放大器amp的偏置端、第一晶体管mpass的控制极连接，用于调节运算放大器amp的偏置电流。其中，运算放大器amp的偏置端与预设电源和偏置电路模块2连接，预设电源用于为运算放大器amp提供偏置电流iss，偏置电路模块2用于根据负载rl的变化情况，对输入至运算放大器amp的偏置端的偏置电流iss进行调整。
42.具体地，当负载rl突然加重时，负载电流i
rl
快速升高，输出电压vout会降低。通过设置偏置电路模块2，将输入至运算放大器amp的偏置端的偏置电流iss进行增大调整以增加运算放大器amp的带宽，增加了系统的反应速度，抑制输出过放电压，避免出现由于输出电压vout降低出现毛刺而导致的负载rl不能正常工作的现象。当负载rl突然变轻时，负载电流i
rl
快速降低，输出电压vout会升高。通过设置偏置电路模块2，能调整输入至运算放大器amp的偏置端的偏置电流iss滞后于负载变化，从而使系统仍能保持高速状态并缓慢下降，抑制输出过充电压，能够避免出现由于输出电压vout升高出现毛刺而导致的负载rl不能正常工作的现象。
43.根据本实用新型实施例提出的低压差稳压电路10，通过在低压差稳压器1之间增加偏置电路模块2，当负载rl发生变化时，偏置电路模块2可以对输入至运算放大器amp的偏置端的偏置电流iss进行调整，增加系统的频率响应带宽，能够抑制输出电压vout上的毛刺即能有效抑制输出过充和过放电压，从而能够有效防止由于负载rl快速变化导致的负载rl被损坏或者无法正常工作等情况的发生，保证输出电压vout始终处于相对稳定的状态，提升负载rl的工作效果。
44.在本实用新型的一些实施例中，偏置电路模块2包括电流同步单元21、第一电流镜单元22、第二电流镜单元23以及延迟电路单元24。
45.可结合图3和图4描述本实用新型实施例的偏置电路模块2。其中，图3为根据本实用新型一个实施例的偏置电路模块的框图；图4为根据本实用新型另一个实施例的低压差稳压电路的示意图。
46.其中，电流同步电路21与第一晶体管mpass的控制极连接，用于输出与第一晶体管mpass的第二极电流同步的同步电流信号。
47.具体地，如图4所示，第一晶体管mpass的第二极即第一晶体管mpass的漏极，用于输出漏极电流即第一晶体管mpass的第二极电流，例如可以记为i
d-mpass
。更具体地，电流同步单元21包括第二晶体管mp2。第二晶体管mp2的第一极与预设电源连接，第二晶体管mp2的第二极与第一电流镜单元22连接，第二晶体管mp2的控制极与运算放大器amp的输出端、第一晶体管mpass的控制极连接。由于第一晶体管mpass的第一极与预设电源连接，因此，可以理解的是，第二晶体管mp2与第一晶体管mpass的栅缘电压相同，且第二晶体管mp2的控制极与第一晶体管mpass的控制极连接，第二晶体管mp2的漏极的电流随第一晶体管mpass的漏极电流的变化而变化。其中，第二晶体管mp2的漏极的电流即上述的同步电流信号，并用i
d-mp2
表示。也就是说，电流同步电路21输出的同步电流信号i
d-mp2
与第一晶体管mpass的第二极电流i
d-mpass
的变化是同步的。
48.第一电流镜单元22与电流同步单元21连接，用于根据同步电流信号i
d-mp2
生成第一电流调节信号。具体地，在实施例中，第一电流镜单元22(图4中未示出)包括第三晶体管mn3、第四晶体管mn4和第五晶体管mn5。其中，如图4所示，第三晶体管mn3的第一极接地，第三晶体管mn3的第二极和第三晶体管mn3的控制极均与第二晶体管mp2的第二极连接。第四晶体管mn4的第一极接地，第四晶体管mn4的第二极与第二电流镜单元23连接，第四晶体管mn4的控制极与延迟电路单元24连接。第五晶体管mn5的第一极接地，第五晶体管mn5的第二极与第四晶体管mn4的第二极、第二电流镜单元23连接，第五晶体管mn5的控制极与第三晶体管mn3的控制极、第二晶体管mp2的第二极连接。
49.其中，第四晶体管mn4的控制极与第三晶体管mn3的第二极以及控制极连接，且第四晶体管mn4的第一极与第三晶体管mn3的第一极均接地，第四晶体管mn4的漏极电流与第三晶体管mn3的漏极电流也成一定比例。第五晶体管mn5的控制极与第三晶体管mn3的控制极连接，且第五晶体管mn5的第一极与第三晶体管mn3的第一极均接地，第五晶体管mn5的漏极电流与第三晶体管mn3的漏极电流也成一定比例。
50.在另一些实施例中，如图4所示，第二电流镜单元23与第一电流镜单元21、运算放大器amp的偏置端连接，用于根据第一电流调节信号生成第二电流调节信号以调节运算放大器amp的偏置电流。
51.具体地，第二电流镜单元23包括第六晶体管mp6和第七晶体管mp7。其中，第六晶体管mp6的第一极与预设电源连接，第六晶体管mp6的第二极与第四晶体管mn4的第二极、第五晶体管mn5的第二极连接，第六晶体管mp6的控制极与第六晶体管mp6的第二极连接。第七晶体管mp7的第一极与预设电源连接，第七晶体管mp7的第二极与运算放大器amp的偏置端连接，第七晶体管mp7的控制极与第六晶体管mp6的控制极、第六晶体管mp6的第二极连接。
52.其中，第六晶体管mp6的第一极与第七晶体管mp7的第一极均与预设电源连接，因此，可以理解的是，第六晶体管mp6与第七晶体管mp7的栅缘电压相同，且第六晶体管mp6的控制极与第七晶体管mp7的第二极以及控制极连接，第六晶体管mp6的漏极的电流随第七晶体管mp7的漏极电流的变化而变化。其中，第七晶体管mp7的漏极的电流即第七晶体管mp7的第二极的输出电流即为上述的第二电流调节信号，第二电流调节信号与第六晶体管mp6的漏极电流呈一定比例。
53.由于，第七晶体管mp7的第二极与运算放大器amp的偏置端连接，因此当输出的负载电流发生变化时，第七晶体管mp7的漏极电流也随之变化，也就是说输出的第二电流调节
信号i
d-mp7
会随着输出的负载电流发生变化二产生相应的变化，进而能够调整输入至运算放大器amp的偏置端的偏置电流iss，从而能实现到调节偏置电流iss的作用。
54.进一步地，当负载电流i
rl
增大，第二晶体管mp2的漏极的电流增大，则流向第四晶体管mn4的电流增大，同时第六晶体管mp6的漏极电流也会增大，此时第六晶体管mp6的漏极电流的增大电流会导致输入至运算放大器amp的偏置端的偏置电流iss增加，进而能够增加运算放大器amp的带宽。
55.更进一步地，结合图5描述本实用新型实施例的负载电流i
rl
和输出电压vout的规律，如图5所示，为根据本实用新型一个实施例的输出电压与负载电流变化的示意图，其中，曲线a1表示负载电流i
rl
，曲线b2表示增加偏置电路模块2后的输出电压vout。
56.根据本实用新型实施例的偏置电路模块2，基于电流同步单元21、第一电流镜单元22和第二电流镜单元23的架构，在当负载rl突然加重时，负载电流i
rl
快速升高(如图5中的曲线a1产生上升沿)，输出电压vout会降低。通过增大输入至运算放大器amp的偏置端的偏置电流iss来增加运算放大器amp的带宽，提高系统的响应度，抑制过放电压，进而能保证输出电压vout如曲线b2也能保持在一个相对稳定的状态，或者即使输出电压vout出现毛刺也让毛刺保持在正常范围内，避免出现由于输出电压vout降低出现毛刺而导致的负载rl不能正常工作的现象。
57.在本实用新型的另一些实施例中，如图3所示，偏置电路模块2还包括延迟电路单元24，其中，延迟电路单元24与第一电流镜单元22连接，用于对同步电流信号进行延迟处理。
58.具体地，如图4所示，延迟电路单元24包括电阻r1和第一电容c1。电阻r1的第一端与第二晶体管mp2的第二极、第三晶体管mn3的控制极连接，电阻r1的第二端与第五晶体管mn5的控制极连接。第一电容c1的第一端与电阻r1的第二端、第五晶体管mn5的控制极连接，第一电容c1的第二端接地。
59.电阻r1和第一电容c1构成的延迟电路单元24，使得第五晶体管mn5的漏极电流即第二极电流的变化滞后于负载电流的变化，例如，可将迟延时长设置为小于1微秒，即在负载电流的产生变化并延时一定的迟延时长后，第五晶体管mn5的漏极电流再产生变化。因此即使在负载电流i
rl
快速降低时，第五晶体管mn5的漏极电流id-mn5仍能维持在高位一小段时间，进而使得系统还维持在高速状态下。
60.根据本实用新型实施例的偏置电路模块2，基于电流同步单元21、第一电流镜单元22、第二电流镜单元23以及延迟电路单元24的电路结构，通过设置延迟电路单元24，当负载rl突然变轻时，负载电流i
rl
快速降低(如图5中的曲线a1产生下降沿)，输出电压vout会升高。通过控制第五晶体管mn5的漏极电流的变化滞后于负载电流的变化，进而能调整输入至运算放大器amp的偏置端的偏置电流iss滞后于负载变化，从而使系统仍保持高速状态，且缓慢下降，亦可抑制输出过充电压。进而能保证输出电压vout如曲线b2也能保持在一个相对稳定的状态，或者即使输出电压vout出现毛刺也让毛刺保持在正常范围内，避免出现由于输出电压vout升高出现毛刺而导致的负载rl不能正常工作的现象。
61.基于以上，通过设置偏置电路模块2，可有效抑制当负载rl快速变化时导致的输出电压vout上的毛刺，例如控制输出电压vout上的毛刺较小，保证输出电压vout始终处于相对稳定的状态，从而有效防止负载rl被损坏或者无法正常工作等情况发生。例如参照图5可
知，无论负载电流i
rl
快速升高或者降低，输出电压vout始终保持正常状态，或者当负载rl变化时，输出电压vout即使出现毛刺，也能保证输出电压vout上升或者下降的值小于或者等于正常值的10％，从而提升负载rl的工作效果。
62.在本实用新型的另一些实施例中，如图4琐所示，低压差稳压电路10还包括输出电容cl。输出电容cl的第一端与第一晶体管mpass的第二极连接，输出电容cl的第二端接地。其中，输出电容cl为片内电容。
63.在本实用新型的一些实施例中，如图6所示为根据本实用新型一个实施例的芯片的框图，其中，芯片100包括上面任一项实施例的低压差稳压电路10。
64.根据本实用新型实施例提出的芯片100，将上面第一方面实施例的低压差稳压电路10集成于芯片100内部，通过在低压差稳压器1中增加一个偏置电路模块2，能够在负载rl快速变化时，有效抑制输出电压vout上的毛刺，进而使得输出电压vout能始终保持一个相对稳定的状态，能有效防止负载rl被损坏或者无法正常工作等情况发生，从而能够保证芯100片工作的稳定性，提升负载rl的工作效果。
65.在本实用新型的另一些实施例中，还提出一种设备1000，如图7所示，为根据本实用新型一个实施例的设备的框图，其中，设备1000包括设备本体200和上面第二方面实施例提出的芯片100，芯片100设置在设备本体200上。
66.其中，设备1000可以是耗材设备，在设备西湖与运行状态下，当负载rl被损坏或者无法正常工作时，负载电流i
rl
会快速变化，例如迅速升高或者降低，在芯片100内部的低压差稳压器1中增加一个偏置电路模块2，在负载加重时，偏置电路模块2能够调整输入至运算放大器amp的偏置端的偏置电流iss增大，来增加运算放大器amp的带宽，提高系统的响应度，抑制输出过放电压。当负载变轻时，偏置电路模块2中的延迟电路单元24，能调整输入至运算放大器amp的偏置端的偏置电流iss滞后于负载变化，从而使系统仍保持高速状态，且缓慢下降，抑制输出过充电压。
67.根据本实用新型实施例提出的设备1000，通过采用上面第二方面实施例的芯片100，即在芯片100内部的低压差稳压电路10内部增加一个偏置电路模块2，能够在负载rl快速变化时，有效抑制输出电压vout上的毛刺，进而使得输出电压vout能始终保持一个相对稳定的状态，能有效防止负载rl被损坏或者无法正常工作等情况发生，从而保设备1000能够始终处于稳定工作的状态，以及提升负载rl的工作效果。
68.根据本实用新型实施例的设备1000和芯片10的其他构成以及操作对于本领域普通技术人员而言都是已知的，这里不再详细描述。
69.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
70.尽管已经示出和描述了本实用新型的实施例，本领域的普通技术人员可以理解：在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由权利要求及其等同物限定。