带隙基准电路的制作方法

1.本技术实施例涉及恒压电路技术领域，尤其涉及一种带隙基准电路。


背景技术：

2.带隙基准电路是一种常用在模拟芯片以及数字芯片中的电路，它可以用来提供基本不随温度和工艺变化的固定电压值。
3.现有的带隙基准电路为了获得固定的电压值，通常需要在电路结构中设置一个量级很大的电阻，这就使得带隙基准电路整体的占用空间较大，不利于后续的安装使用。


技术实现要素：

4.本技术实施例提供了一种带隙基准电路，通过第一晶体单元将第二晶体单元上产生的随温度变化会降低的第二电压(也即ctat电压)进行分压，使得第二晶体单元产生较小的ctat电压，进而对第一电阻上产生的第一电压(也即ptat电压)的需求降低，所以带隙基准电路中就不需要设置面积较大(量级大)的第一电阻，减小了带隙基准电路整体的占用空间。
5.本技术实施例提供了一种带隙基准电路，包括：电流生成单元、第一电阻、第一晶体单元、第二晶体单元；
6.电流生成单元的第一端分别与第一晶体单元的输入端以及第一电阻的第一端电连接，第一晶体单元的输出端与第二晶体单元的输入端之间的公共端与第一电阻的第二端电连接；电流生成单元的第二端与电源端电连接；电流生成单元的第三端以及第二晶体单元的输出端接地；
7.电流生成单元，用于基于电源端的电流，生成目标电流；
8.电流生成单元，还用于将目标电流输入至第一电阻，以在第一电阻上生成第一电压，以及，将目标电流输入至第二晶体单元，以在第二晶体单元上生成第二电压，带隙基准电路基于第一电压和第二电压生成带隙基准电压。
9.在一种可行的实现方式中，第一晶体单元包括第一场效应管；
10.第一场效应管的源极与电流生成单元的第一端电连接，第一场效应管的栅极、第一场效应管的漏极和第二晶体单元的输入端的公共端与第一电阻的第二端电连接。
11.在一种可行的实现方式中，第一场效应管为第一pmos管；
12.第一pmos管的源极与电流生成单元的第一端电连接，第一pmos管的栅极、第一pmos管的漏极和第二晶体单元的输入端的公共端与第一电阻的第二端电连接。
13.在一种可行的实现方式中，第一晶体单元包括两个第一场效应管，两个第一场效应管为第二pmos管和第三pmos管；
14.第二pmos管的源极与电流生成单元的第一端电连接，第二pmos管的栅极和第一pmos管的漏极的公共端与第三pmos管的源极电连接；
15.第三pmos管的栅极、第三pmos管的漏极和第二晶体单元的输入端的公共端与第一
电阻的第二端电连接。
16.在一种可行的实现方式中，带隙基准电路还包括运算放大器；
17.运算放大器的同相输入端分别与第一晶体单元的输出端和第二晶体单元的输入端电连接，运算放大器的反相输入端和运算放大器的输出端的公共端与第一电阻的第二端电连接。
18.在一种可行的实现方式中，运算放大器的同相输入端与第一pmos管的栅极、第一pmos管的漏极、第二晶体单元的输入端的公共端电连接；
19.或者，
20.运算放大器的同相输入端与第三pmos管的栅极、第三pmos管的漏极、第二晶体单元的输入端的公共端电连接。
21.在一种可行的实现方式中，第二晶体单元包括至少一个第二场效应管；
22.至少一个第二场效应管的源极与第一晶体单元的输出端的公共端与第一电阻的第二端电连接，至少一个第二场效应管的栅极和至少一个第二场效应管的漏极的公共端接地。
23.在一种可行的实现方式中，都二场效应管为第四pmos管，
24.第四pmos管的源极与第一晶体单元的输出端的公共端与第一电阻的第二端电连接，第四pmos管的栅极和第四pmos管的漏极的公共端接地。
25.在一种可行的实现方式中，第一场效应管和第二场效应管相同。
26.在一种可行的实现方式中，电流生成单元包括启动子单元、电流生成子单元和电流镜像子单元，启动子单元通过电流生成单元与电流镜像子单元电连接，电流镜像子单元的第一端分别与第一晶体单元的输入端、第二晶体单元的输入端以及第一电阻的第一端电连接；
27.启动子单元，用于启动电流生成子单元；
28.电流生成子单元，用于在启动后，生成目标电流；
29.电流镜像子单元，用于将目标电流镜像至第一电阻、第一晶体单元以及第二晶体单元上。
30.本技术实施例提供了一种带隙基准电路，相比于现有技术通过在第一电阻上生成的pata电压以及在与第一电阻串联的二极管上生成的cata电压得到带隙基准电压；本技术通过设置第一晶体单元和第二晶体单元实现了分压，使得第二晶体单元上产生的随温度变化会降低的第二电压(也即ctat电压)得以减小，以使ctat电压随温度变化后降低的幅度减小，由于带隙基准电路是通过ptat电压随温度变化升高的电压来补偿ctat电压随温度变化降低的电压，从而输出一个随温度变化基本不变的固定电压值，这样，第一电阻上产生的第一电压(也即ptat电压)的需求降低，所以带隙基准电路中就不需要设置面积较大(量级大)的第一电阻，且第一晶体单元和第二晶体单元的面积均较小，从而达到减小了带隙基准电路整体占用空间的技术效果。
附图说明
31.图1是本技术一示例性实施例示出的一种带隙基准电路的结构示意图；
32.图2是本技术一示例性实施例示出的一种第一晶体单元的结构示意图；
33.图3是本技术一示例性实施例示出的一种第一场效应管的结构示意图；
34.图4是本技术一示例性实施例示出的另一种第一晶体单元的结构示意图；
35.图5是本技术一示例性实施例示出的一种第二晶体单元的结构示意图；
36.图6是本技术一示例性实施例示出的另一种带隙基准电路的结构示意图；
37.图7是本技术一示例性实施例示出的一种电流生成单元的结构示意图；
38.图8是本技术一示例性实施例示出的一种电流镜像子单元的结构示意图；
39.图9是本技术一示例性实施例示出的一种启动子单元的结构示意图；
40.图10是本技术一示例性实施例示出的一种电流生成子单元的结构示意图；
41.图11是本技术一示例性实施例示出的再一种带隙基准电路的结构示意图；
42.图12是本技术一示例性实施例示出的又一种带隙基准电路的结构示意图；
43.图13是本技术一示例性实施例示出的又一种电流生成子单元的结构示意图；
44.图14是本技术一示例性实施例示出的再一种电流生成子单元的结构示意图；
45.图15是本技术一示例性实施例示出的另一种电流生成子单元的结构示意图；
46.图16是本技术一示例性实施例示出的再一种电流生成子单元的结构示意图。
47.附图标记：
48.10、带隙基准电路；
49.100、电流生成单元；200、第一电阻；300、第一晶体单元；400、第二晶体单元；500、运算放大器；600、第三二极管；
50.110、启动子单元；120、电流生成子单元；130、电流镜像子单元；
51.1101、第五场效应管；1102、第六场效应管；1103、第七场效应管；
52.1201、第八场效应管；1202、第九场效应管；1203、第十场效应管；1204、第十一场效应管；1205、第一二极管；1206、第二二极管；1207、第二电阻；1208、第一二极管连接的三极管；1209、第二二极管连接的三极管；1210、第三二极管连接的三极管；1211、第四二极管连接的三极管；1212、第五二极管连接的三极管；1213、第六二极管连接的三极管；1214、第七二极管连接的三极管；1215、第八二极管连接的三极管；
53.1301、第三场效应管；1302、第四场效应管；
54.310、第一场效应管；
55.410、第二场效应管。
具体实施方式
56.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本技术实施例相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术实施例的一些方面相一致的装置和方法的例子。
57.在本技术实施例使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术实施例。在本技术实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
58.应当理解，尽管在本技术实施例可能采用术语第一、第二、第三等来描述各种信
息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本技术实施例范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在
……
时”或“当
……
时”或“响应于确定”。
59.在本技术实施例使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术实施例。除非另作定义，本技术实施例使用的技术术语或者科学术语应当为本技术实施例所属领域内具有一般技能的人士所理解的通常意义。本技术实施例说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的通信连接，不管是直接的还是间接的。
60.首先，对现有技术进行介绍：
61.带隙基准电路是一种常用在模拟芯片以及数字芯片中的电路，它可以用来提供基本不随温度和工艺变化的固定电压值，也即带隙基准电压。其中，现有技术的带隙基准电路包括第一电阻和一个二极管，第一电阻与该二极管串联，第一电阻的输入端与电流生成单元的输出端电连接，以使电流生成单元将产生的pata电流镜像至第一电阻上，pata电流流经第一电阻和二极管，在第一电阻上产生pata电流，在二极管上产生cata电流，带隙基准电压是基于ptat电压和ctat电压相加获得的。ctat电压是随着温度的升高会降低的电压，而ptat电压是随着温度的升高会升高的电压。所以，若想要输出随温度和工艺等变化而不发生变化的带隙基准电压，就需要在带隙基准电路的温度发生变化时，通过pata电压升高的部分来补偿cata电压降低的部分，以保证带隙基准电路输出恒定的电压。但是，现有技术在二极管上产生的ctat电压较大，那么ctat电压随温度升高后降低的就越多，所以就需要ptat电压升高的也就越多来补偿ctat电压降低的部分，也即需要量级较大的第一电阻，才能保证带隙基准电路输出恒定的电压，第一电阻量级越大面积越大，在带隙基准电路中的占用空间也较大，从而使得整个带隙基准电路的面积较大，不便于安装与使用。
62.鉴于此，本技术实施例通过设置第一晶体单元300和第二晶体单元400，以通过第一晶体单元300对第二晶体单元400上的基于电流生成单元100产生的ctat电压进行分压，获得较小的ctat电压，以使对第一电阻200上基于电流生成单元100产生的pata电压的需求降低，进一步的对第一电阻200的量级需求降低，从而减小了带隙基准电路10的面积。
63.以下结合附图对本技术实施例的带隙基准电路10的具体结构进行详细说明。
64.如图1所示，图1为本技术一示例性实施例示出的一种带隙基准电路10的结构示意图，该带隙基准电路10可以是包括电流生成单元100、第一电阻200、第一晶体单元300以及第二晶体单元400；
65.电流生成单元100的第一端分别与第一晶体单元300的输入端以及第一电阻200的第一端电连接，第一晶体单元300的输出端和第二晶体单元400的输入端之间的公共端与第一电阻200的第二端电连接；电流生成单元100的第二端与电源端电连接；电流生成单元100
的第三端以及第二晶体单元400的输出端接地；
66.电流生成单元100，用于基于电源端的电流，生成目标电流；
67.电流生成单元100，还用于将目标电流输入至第一电阻200，以在第一电阻200上生成第一电压，以及，将目标电流输入至第二晶体单元400，以在第二晶体单元400上生成第二电压，带隙基准电路10基于第一电压和第二电压生成带隙基准电压。
68.电流生成单元100可以是用于产生目标电流，也即ptat电流，该电流生成单元100可以是包括电阻、场效应管、二极管等的元器件，电阻、场效应管、二极管各自的数量可以为多个，多个电阻、多个场效应管以及多个二极管可以是通过串联、并联、串联和并联结合等方式进行电连接，以形成电流生成单元100的电路，本技术对此不加以限定，只要能够产生所需的ptat电流即可。
69.电流生成单元100的一端(例如第二端)与电源端电连接，以接收电源端输入的电流，并产生ptat电流；电流生成单元100的另一端(例如第一端)分别与第一晶体单元300的输入端、第一电阻200的第一端电连接，以将该电流生成单元100产生的ptat电流分别输入至第一晶体单元300、第二晶体单元400以及第一电阻200，以使ptat电流流经第一晶体单元300、第二晶体单元400和第一电阻200，并在第一晶体单元300、第二晶体单元400以及第一电阻200上产生对应的电压。
70.另外，电流生成单元100的再一端(例如第三端)以及第二晶体管的输出端均接地，这样，可使单独的电流生成单元100所在的电路形成回路，也使得电流生成单元100和第二晶体单元400所在的电路形成一个完整的回路。
71.继续参照图1所示，第一电阻200具有两端，其中一端(例如第一端)与电流生成单元100电连接，用于接收电流生成单元100输入的ptat电流，以使ptat电流流经第一电阻200，在第一电阻200上产生ptat电压。第一电阻200的另一端(例如第二端)与第一晶体单元300的输出端和第二晶体单元400的输入端之间的公共端电连接。由于第二晶体单元400与第一电阻200属于串联的电连接关系，第一晶体单元300与第一电阻200属于并联的电连接关系，所以本技术通过第二晶体单元400产生的cata电压与第一电阻200上的pata电压得到带隙基准电压。再由于本技术将现有技术中二极管上的cata电压等效为第一晶体单元300与第二晶体单元400的电压之和，并通过第一晶体单元300对第二晶体单元400上的电压进行分压，使得通过第二晶体单元400输出的cata电压远小于现有技术中二极管上的cata电压，从而减小了cata电压，进一步的减小了对第一电阻200量级的需求，使得带隙基准电路10整体的面积减小。
72.第一晶体单元300，可用于对第二晶体单元400上的电压进行分压。第一晶体单元300的输入端与电流生成单元100的输出端电连接，第一晶体单元300的输出端与第二晶体单元400的输入端电连接。以使电流生成单元100生成的pata电流流经第一晶体单元300以及第二晶体单元400，第一晶体单元300对第二晶体单元400上的电压进行分压，使得通过第二晶体单元400输出的cata电压远小于现有技术中二极管上的cata电压，从而减小了cata电压，进一步的减小了对第一电阻200量级的需求，使得带隙基准电路10整体的面积减小。第一晶体单元300例如可以是二极管、场效应管等，二极管、场效应管各自的数量为至少一个，场效应管可以是pmos管，也可以是nmos管等，只要能实现第一晶体单元300在带隙基准电路10中的作用，本技术对第一晶体单元300的具体结构不做限定。
73.第二晶体单元400，用于接收电流生成单元100通过第一晶体单元300输入的pata电流，产生cata电压，并基于第一电阻200上的pata电压得到带隙基准电压。第二晶体单元400的的输入端分别与第一晶体单元300的输出端以及第一电阻200的第二端电连接，第二晶体单元400的输出端接地。第二晶体单元400例如可以是二极管、场效应管等，二极管、场效应管各自的数量为至少一个，场效应管可以是pmos管，也可以是nmos管等，只要能实现第二晶体单元400在带隙基准电路10中的作用，本技术对第二晶体单元400的具体结构不做限定。
74.相比于相关技术中，本技术提供的带隙基准电路10，电路中设置的电流生成单元100上产生的ptat电流流经第一晶体单元300、第二晶体单元400以及第一电阻200，通过第一晶体单元300与第二晶体单元400所在支路两端的电压等效现有技术中二极管与第一电阻200串联支路两端的电压，并通过第一晶体单元300对第二晶体单元400上的电压进行分压，以使在第二晶体单元400上生成的cata电压远小于现有技术中二极管两端的cata电压，进而对第一电阻200上ptat电压的需求减少，也即对第一电阻200的量级需求减少，从而达到减小带隙基准电路10占用空间的目的。
75.图2是本技术一示例性实施例示出的一种第一晶体单元300的结构示意图。参照图2所示，第一晶体单元300包括第一场效应管310；
76.第一场效应管310的源极与电流生成单元100的第一端电连接，第一场效应管的栅极、第一场效应管310的漏极和第二晶体单元400的输入端的公共端与第一电阻200的第二端电连接。其中，第一场效应管310例如可以是pmos管或者nmos管，第一场效应管310的源极与电流生成单元100的第一端电连接，用于接收电流生成单元100生成的pata电流，以在第一场效应管310两端产生一个电压。第一场效应管310的栅极、漏极与第二晶体单元400的输入端电连接，以将电流生成单元100生成的pata电流输入至第二晶体单元400，以在第二晶体单元400上产生另一电压，第一场效应管310两端的电压与第二晶体单元400上产生的电压之和等效为现有技术中第一电阻200与二极管串联支路上的电压，也即等效为二极管两端的电压。以使第一场效应管310与第二晶体单元400实现了对现有技术中二极管两端cata电压的分压。第一场效应管310的栅极、漏极以及第二晶体单元400的输入端之间的公共端与第一电阻200电连接，以使第一场效应管310与第一电阻200之间形成并联的电连接关系，第二晶体单元400与第一电阻200之间形成串联的电连接关系，以使本技术能够通过第二晶体单元400输出cata电压，且该cata电压比现有技术中二极管两端产生的cata小，从而实现对第一电阻200两端产生的pata电压需求的减小，进而对第一电阻200的量级需求减小。
77.本技术实施例提供了一种带隙基准电路10，该带隙基准电路10通过设置第一场效应管310来实现对现有技术中cata电压的分压，第一场效应管310的面积只有传统分压电阻的1/10左右，所以，即使本技术实施例提供的带隙基准电路10较现有技术的带隙基准电路10多设置了第一场效应管310，但是第一场效应管310的面积远远小于现有技术中第一电阻200的面积，所以即使增加了第一场效应管310，带隙基准电路10整体减小的面积远大于带隙基准电路整体增加的面积，所以使得带隙基准电路10整体的面积减小。
78.可选地，如图3所示，图3为本技术一示例性实施例提供的一种第一场效应管310的结构示意图，具体地，第一场效应管310为第一pmos管；第一pmos管的源极与电流生成单元100的第一端电连接，第一pmos管的栅极、第一pmos管的漏极和第二晶体单元400的输入端
的公共端与第一电阻200的第二端电连接。
79.其中，本技术实施例中的第一场效应管310可为第一pmos管，pmos管是一种n型衬底、p沟道，且靠空穴的流动运动电流的mos管。其输入阻抗高，易于在电路中直接耦合，且其电路工艺简单，价格更加便宜，所以能够降低带隙基准电路10的成本。且第一pmos管面积只有传统分压电阻的1/10左右，所以，即使本技术实施例提供的带隙基准电路10较现有技术的带隙基准电路10多设置了第一pmos管，但是第一pmos管的面积远远小于现有技术中第一电阻200的面积，所以即使增加了第一pmos管，带隙基准电路10整体减小的面积远大于带隙基准电路10整体增加的面积，所以使得带隙基准电路10整体的面积减小。
80.图4是本技术一示例性实施例示出的另一种第一晶体单元300的结构示意图。参照图4所示，第一晶体单元300包括两个第一场效应管310，两个第一场效应管310为第二pmos管和第三pmos管；
81.第二pmos管的源极与电流生成单元100的第一端电连接，第二pmos管的栅极和第一pmos管的漏极的公共端与第三pmos管的源极电连接；
82.第三pmos管的栅极、第三pmos管的漏极和第二晶体单元400的输入端的公共端与第一电阻200的第二端电连接。
83.其中，本技术实施例提供的第一晶体单元300还可以是包括两个场效应管，两个场效应管为第二pmos管和第三pmos管，第二pmos管可等同于上述第一pmos管，在本技术实施例中可以是在上述第一pmos管的基础上，在电路中添加了一个pmos管，为了便于描述将两个pmos管命名为第二pmos管和第三pmos管。那么，第二pmos管上的电压、第三pmos管上的电压与第二晶体单元400上的电压共同等效为现有技术中二极管两端的cata电压，此时第二晶体单元400上的cata电压通过第二pmos管和第三pmos管分压，所以会使得第二晶体单元400上的cata电压更小，以使本技术能够通过第二晶体单元400输出更小的cata电压，从而对第一电阻200两端产生的pata电压需求的更小，可以进一步减小第一电阻200的面积。
84.本技术实施例提供的带隙基准电路10，通过设置第二pmos管和第三pmos管实现为第二晶体单元400更大力度上的分压，以进一步使得cata电压减小，从而对第一电阻200两端产生的pata电压需求更小，可以进一步减小第一电阻200的面积，使得带隙基准电路10的面积减小更多，以满足不同场景的需求。同样地，第二pmos管和第三pmos管的面积只有传统分压电阻的1/10左右，所以，即使本技术实施例提供的带隙基准电路10较现有技术的带隙基准电路10多设置了第二pmos管和第三pmos管，但是第二pmos管和第三pmos管的面积远远小于现有技术中第一电阻200的面积，所以即使增加了第二pmos管和第三pmos管，也不会使带隙基准电路10整体的面积增加很多。
85.可选地，如图5所示，图5为本技术实施例提供的一种第二晶体单元400的结构示意图。参照图5所示，第二晶体单元400包括至少一个第二场效应管410；
86.至少一个第二场效应管410的源极与第一晶体单元300的输出端的公共端与第一电阻200的第二端电连接，至少一个第二场效应管410的栅极和至少一个第二场效应管410的漏极的公共端接地。
87.可选地，第二场效应管410为第四pmos管，第四pmos管的源极与第一晶体单元300的输出端的公共端与第一电阻200的第二端电连接，第四pmos管的栅极和第四pmos管的漏极的公共端接地。
88.基于上述，对第一晶体单元300的描述可知，通过设置第一场效应管310的数量以及第二场效应管410的数量，能够改变第二场效应管410输出的cata电压的大小。所以，第一晶体单元300中的第一场效应管310的数量还可以有其它的设置，例如为三个、四个、五个等；第二晶体单元400中的第二场效应管410的数量还可以有其它的设置，例如为三个、四个、五个等。本技术对此不加以限定。
89.示例性的，若第一场效应管310是一个pmos管(下面称为第一pmos管)，第四场效应管1302为一个pmos管(下面称为第四pmos管)。且第一pmos管和第四pmos管相同。第一pmos管的源极与电源生成单元的输出端电连接，第一pmos管的栅极、漏极以及第四pmos管的源极之间形成的公共端与第一电阻200的第四端电连接。第四pmos管的栅极、漏极之间的公共端接地。那么第一pmos管和第四pmos管可将现有技术中二极管两端的电压一分为二，第一pmos管两端的电压与第四pmos管两端的电压相同，且均为现有技术中二极管两端电压的二分之一。那么通过第四pmos管输出的cata电压就是现有技术中二极管两端的cata电压的二分之一。
90.示例性的，若第一场效应管310是两个pmos管(下面称为第二pmos管和第三pmos管)，第二场效应管为一个pmos管(下面称为第四pmos管)。且第二pmos管、第三pmos管以及第四pmos管相同。第二pmos管的源极与电流生成单元100的输出端电连接，第二pmos管的栅极、漏极形成的公共端与第三pmos管的源极电连接。第三pmos管的栅极、漏极以及第四pmos管的源极之间形成的公共端与第一电阻200的第二端电连接。第四pmos管的栅极、漏极之间的公共端接地。那么第二pmos管、第三pmos管以及第四pmos管可将现有技术中二极管两端的电压一分为三，第二pmos管两端的电压、第三pmos管两端的电压以及第四pmos管两端的电压相同，且均为现有技术中二极管两端电压的三分之一。那么通过第四pmos管输出的cata电压就是现有技术中二极管两端的cata电压的三分之一。
91.本技术实施例提供的带隙基准电路10，其上设置的第二晶体单元400与第一晶体单元300保持一致，并将第一晶体单元300与第二晶体单元400接成二极管形式，以均匀进行分压，使得分压更加有针对性。
92.如图6所示，图6为本技术实施例提供的另一种带隙基准电路10的结构示意图。参照图6所示带隙基准电路10还包括运算放大器500；
93.运算放大器500的第一端分别与第一晶体单元300的输出端和第二晶体单元400的输入端电连接，运算放大器500的第二端和运算放大器500的第三端的公共端与第一电阻200的第二端电连接。
94.可选地，运算放大器500的同相输入端与第一场效应管310的栅极、漏极以及第二场效应管410的源极形成的公共端电连接，运算放大器500的反相输入端与输出端形成的公共端与第一电阻200的第二端电连接。
95.可选地，运算放大器500的同相输入端与第一pmos管的栅极、第一pmos管的漏极、第四pmos管的源极的公共端电连接，运算放大器500的反相输入端与输出端形成的公共端与第一电阻200的第二端电连接。
96.可选地，运算放大器500的同相输入端与第三pmos管的栅极、第三pmos管的漏极、第四pmos管的源极形成的公共端电连接，运算放大器500的反相输入端与输出端形成的公共端与第一电阻200的第二端电连接。
97.其中，运算放大器500构成了单位缓冲器。第一晶体单元300、第二晶体单元400以及运算放大器500的组合相当于一个电压跟随器。由于从电压跟随器向第一电阻200发送电压信号时，需要考虑电压跟随器的输出阻抗和第一电阻200的输入阻抗，电压跟随器的输出阻抗和第一电阻200的输入阻抗形成一个分压器，因此，电压传输取决于输入阻抗与输出阻抗的比率。有效的电压传输需要具有低输出阻抗的源电路和具有高输入阻抗的负载电路，设置电压跟随器，其具有低输出阻抗和极高的输入阻抗，能够解决电路中的阻抗关系，确保将完整的ctat电压输入至第一电阻200所在的支路。
98.本技术实施例提供的带隙基准电路10，通过设置第一晶体单元300、第二晶体单元400以及运算放大器500，形成一个分压器，能够更好的将第二晶体单元400上生成的cata电压更好的输入至第一电阻200所在的支路上，以与第一电阻200上产生的pata电压共同作用后获得带隙基准电压。
99.图7是本技术一示例性实施例示出的一种电流生成单元100的结构示意图。参照图7所示，电流生成单元100包括电流生成单元100包括启动子单元110、电流生成子单元120和电流镜像子单元130，启动子单元110通过电流生成单元100与电流镜像子单元130电连接，电流镜像子单元130的第一端分别与第一晶体单元300的输入端、第二晶体单元400的输入端以及第一电阻200的第一端电连接；
100.启动子单元110，用于启动电流生成子单元120；
101.电流生成子单元120，用于在启动后，生成目标电流；
102.电流镜像子单元130，用于将目标电流镜像至第一电阻200、第一晶体单元300以及第二晶体单元400上。
103.其中，启动子单元110例如可以是包括二极管、场效应管等元器件，二极管、场效应管的数量可以是包括多个，多个二极管和多个场效应管可以是通过串联、并联、串联和并联结合等方式进行电连接以形成电流生成子单元120的电路，本技术对此不加以限定。因为电流生成子单元120有两个稳定工作点，第一个是正常工作时的工作点，只有在电流生成子单元120摆脱第二个稳定工作点，进入第一个稳定工作点，电流生成子单元120才能正常启动，电流生成子单元120启动后才能生成ptat电流。
104.电流生成子单元120例如可以是包括二极管、场效应管、电阻等元器件，二极管、场效应管、电阻各自的数量可以是多个，多个二极管、多个场效应管、多个电阻可以是通过串联、并联、串联和并联结合等方式进行电连接以形成电流生成子单元120的电路，本技术对此不加以限定。电流生成子单元120用于在上述启动子单元110将电流生成子单元120启动后，生成ptat电流。
105.电流镜像子单元130例如可以是包括二极管、场效应管等元器件，二极管、场效应管各自的数量可以是包括多个，多个二极管、多个场效应管可以是通过串联、并联、串联和并联结合等方式进行电连接以形成电流镜像子单元130的电路，本技术对此不加以限定。电流镜像子单元130用于形成与电流生成子单元120等电流的ptat电流镜，并将ptat电流镜像至第一电阻200、第一晶体单元300以及第二晶体单元400上，以在第一电阻200上产生pata电压，在第二晶体单元400上产生cata电压。
106.图8是本技术一示例性实施例示出的一种电流镜像子单元130的结构示意图。参照图8所示，电流镜像子单元130包括第三场效应管1301和第四场效应管1302；
107.第三场效应管1301的源极与电源端电连接，第三场效应管1301的栅极、漏极形成的公共端分别与启动子单元110的其中一个输出端以及第四场效应管1302的栅极电连接，第三场效应管1301的漏极与第一场效应管310的源极电连接。第四场效应管1302的源极与电源端电连接，第四场效应管1302的漏极与第一电阻200的第一端电连接。
108.可选地，第三场效应管1301为第五pmos管，第四场效应管1302为第六pmos管。第五pmos管的源极与电源端电连接，第三场效应管1301的栅极、漏极形成的公共端分别与启动子单元110的其中一个输出端以及第四场效应管1302的栅极电连接。第四场效应管1302的源极与电源端电连接，第四场效应管1302的漏极与第一电阻200的第一端电连接。
109.图9是本技术一示例性实施例示出的一种启动子单元110的结构示意图。参照图9所示，启动子单元110包括第五场效应管1101、第六场效应管1102以及第七场效应管1103。
110.第五场效应管1101的源极与电源端电连接，第五场效应管1101的栅极和第七场效应管1103的漏极形成的公共端与第六场效应管1102的栅极电连接；
111.第六场效应管1102的漏极分别与电流生成子单元120的一个输入端以及第三场效应管1301的栅极、漏极和第四场效应管1302的栅极形成公共端电连接，第六场效应管1102的源极接地；
112.第七场效应管1103的栅极与电流生成单元100的另一输入端电连接，第七场效应管1103的源极接地。
113.可选地，第五场效应管1101和第七场效应管1103分别为第七pmos管和第八pmos管，第六场效应管1102为第一nmos管。
114.第七pmos管的源极与电源端电连接，第七pmos管的栅极、漏极和第八pmos管的漏极形成的公共端与第一nmos管的栅极电连接；
115.第一nmos管的漏极分别与电流生成子单元120的一个输入端以及第三场效应管1301的栅极、漏极和第四场效应管1302的栅极形成公共端电连接，第一nmos管的源极接地；
116.第八pmos管的栅极与电流生成单元100的另一输入端电连接，第八pmos管的源极接地。
117.图10是本技术另一示例性实施例示出的一种电流生成子单元120的结构示意图。参照图10所示，电流生成子单元120包括第八场效应管1201、第九场效应管1202、第十场效应管1203、第十一场效应管1204、第一二极管1205、第二二极管1206以及第二电阻1207。
118.第八场效应管1201的源极与电源端电连接，第八场效应管1201的栅极、第九场效应管1202的栅极形成的公共端与第六场效应管1102的漏极电连接，第八场效应管1201的漏极与第十场效应管1203的栅极、漏极、第十一场效应管1204的栅极形成的公共端电连接，且第七场效应管1103的栅极与第八场效应管1201的漏极、第十场效应管1203的栅极、漏极、第十一场效应管1204的栅极形成的公共端电连接。
119.第九场效应管1202的源极与电源端电连接，第九场效应管1202的漏极与第十二场效应管的漏极电连接。
120.第十场效应管1203的源极与第一二极管1205的正极电连接，第一二极管1205的负极接地。
121.第十一场效应管1204的源极与第二电阻1207的第一端电连接，第二电阻1207的第二端与第二二极管1206的正极电连接，第二二极管1206的负极接地。
122.可选地，第八场效应管1201为第九pmos管、第九场效应管1202为第十pmos管、第十场效应管1203为第二nmos管、第十一场效应管1204为第三nmos管、第一二极管1205、第二二极管1206以及第二电阻1207。
123.第九pmos管的源极与电源端电连接，第九pmos管的栅极、第十pmos管的栅极形成的公共端与第六场效应管1102的漏极电连接，第九pmos管的漏极与第二nmos管的栅极、漏极、第三nmos管的栅极形成的公共端电连接，且第七场效应管1103的栅极与第九pmos管的漏极、第二nmos管的栅极、漏极、第三nmos管的栅极形成的公共端电连接。
124.第十pmos管的源极与电源端电连接，第十pmos管的漏极与第八场效应管1201的漏极电连接。
125.第二nmos管的源极与第一二极管1205的正极电连接，第一二极管1205的负极接地。
126.第三nmos管的源极与第二电阻1207的第一端电连接，第二电阻1207的第二端与第二二极管1206的正极电连接，第二二极管1206的负极接地。
127.其中，电流生成子单元120形成的电路有两个稳定工作点，第一个是正常输出bg电压的工作点，第二个工作点是第八场效应管1201和第九场效应管1202的栅极均为vdd，同时，第十场效应管1203和第十一场效应管1204的栅极为gnd。为了避免第二工作点出现，引入启动子单元。当第二个工作点出现时，第七场效应管1103的栅极电压为0，第七场效应管1103不导通；同时，第五场效应管1101相当于一个二极管接入电路，电流通过第五场效应管1101向下流过，使得第六场效应管1102的栅极为高电平，进而导通了第六场效应管1102，这会使得第八场效应管1201和第九场效应管1202的栅极电压从vdd下降。使得电流生成子单元120形成的电路摆脱第二个稳定工作点，进入第一个稳定工作点，电路正常启动。电路正常启动后，第六场效应管1102的栅极电压会上升，使得有电流经过第六场效应管1102，当第六场效应管1102中的电流大于第五场效应管1101中的电流时，第六场效应管1102的栅极电压下降，进而关闭第六场效应管1102。所以，电路正常工作时，第六场效应管1102上不会有电流经过，因此，不会影响电流生成子单元120的正常工作。
128.第八场效应管1201和第九场效应管1202的尺寸、参数相同，使得流经第八场效应管1201和第九场效应管1202的电流相同；同样地，第十场效应管1203和第十一场效应管1204的参数和尺寸相同，使得流经第十场效应管1203和第十一场效应管1204的电流相同，第十场效应管1203和第十一场效应管1204的栅极相同，进而第十场效应管1203和第十一场效应管1204的源极电压相同。也即第一二极管1205上的压降等于第二电阻1207上的压降和第二二极管1206上的压降之和。
129.第一二极管1205和第二二极管1206的电流一样，同时，第二二极管1206的个数是第一二极管1205个数的n倍，这样会使得第一二极管1205和第二二极管1206的电压差会随着温度的增加而线性增加。第二电阻1207的两端形成pata电压，流经第二电阻1207的电流为pata电流。
130.可选地，第一二极管1205和第二二极管1206还可以替换为类二极管的器件，例如二极管连接的三极管(如图13所示)。可以是用图13中的第一二极管连接的三极管1208替换第一二极管1205，第二二极管连接的三极管1209替换第二二极管1206。
131.可选地，如图14所示，是另一种二极管连接的三极管，可以是用图14中的第三二极
管连接的三极管1210替换第一二极管1205，第四二极管连接的三极管1211替换第二二极管1206。
132.可选地，如图15所示，是再一种二极管连接的三极管，可以是用图15中的第五二极管连接的三极管1212替换第一二极管1205，第六二极管连接的三极管1213替换第二二极管1206。
133.可选地，如图16所示，是又一种二极管连接的三极管，可以是用图16中的第七二极管连接的三极管1214替换第一二极管1205，第八二极管连接的三极管1215替换第二二极管1206。
134.如图11所示，图11为本技术实施例提供的再一种带隙基准电路10的结构示意图，该带隙基准电路10还包括第三二极管600，第三二极管600与第一晶体单元300并联，第三二极管600的正极与电流镜像子单元130的输出端电连接，第三二极管600的负极接地。第三二极管600设置在带隙基准电路10中，可用于分担pata电流，以使在第一晶体单元300与第二晶体单元400上输入的pata电流减小，进一步的减小第二晶体单元400上输出的cata电压，达到减小第一电阻200面积的目的。
135.如图12所示，图12是本技术一示例性实施例提供的又一种带隙基准电路10的结构示意图，该带隙基准电路10包括：
136.启动子单元110，包括第五场效应管1101、第六场效应管1102以及第七场效应管1103；
137.电流生成子单元120，包括第八场效应管1201、第九场效应管1202、第十场效应管1203、第十一场效应管1204、第一二极管1205、第二二极管1206以及第二电阻1207；
138.电流镜像子单元130，包括第三场效应管1301和第四场效应管1302；
139.第三二极管600；
140.第一场效应管310；
141.第二场效应管410；
142.运算放大器500；
143.第一电阻200。
144.第五场效应管1101的源极与电源端电连接，第五场效应管1101的栅极、漏极和第七场效应管1103的漏极形成的公共端与第六场效应管1102的栅极电连接；
145.第六场效应管1102的漏极分别与电流生成子单元120的一个输入端以及第三场效应管1301的栅极和第四场效应管1302的栅极形成公共端电连接，第六场效应管1102的源极接地；
146.第七场效应管1103的栅极与电流生成单元100的另一的输入端电连接，第七场效应管1103的源极接地；
147.第八场效应管1201的源极与电源端电连接，第八场效应管1201的栅极、第九场效应管1202的栅极形成的公共端与第六场效应管1102的漏极电连接，第八场效应管1201的漏极与第十场效应管1203的栅极、漏极、第十一场效应管1204的栅极形成的公共端电连接，且第七场效应管1103的栅极与第八场效应管1201的漏极、第十场效应管1203的栅极、漏极、第十一场效应管1204的栅极形成的公共端电连接；
148.第九场效应管1202的源极与电源端电连接，第九场效应管1202的漏极与第八场效
应管1201的漏极电连接；
149.第十场效应管1203的源极与第一二极管1205的正极电连接，第一二极管1205的负极接地；
150.第十一场效应管1204的源极与第二电阻1207的第一端电连接，第二电阻1207的第二端与第二二极管1206的正极电连接，第二二极管1206的负极接地；
151.第三场效应管1301的源极与电源端电连接，第三场效应管1301的栅极、漏极形成的公共端分别与第六场效应管1102的漏极以及第四场效应管1302的栅极电连接，第三场效应管1301的漏极与第一场效应管310的源极电连接；
152.第四场效应管1302的源极与电源端电连接，第四场效应管1302的漏极与第一电阻200的第一端电连接；
153.第一场效应管310的源极与第三场效应管1301的漏极电连接，第一场效应管310的栅极、漏极、第二场效应管410的源极形成的公共端与运算放大器500的第一端电连接，第二场效应管的栅极、漏极的公共端接地；
154.运算放大器500的同相端与第一场效应管310的栅极、漏极以及第二场效应管410的源极形成的公共端电连接，运算放大器500的反相端与输出端形成的公共端与第一电阻200的第二端电连接；
155.第三二极管600的正极与第三场效应管1301的漏极电连接，第三二级管600的负极接地。
156.容易理解的是，本领域技术人员在本技术实施例提供的几个实施例的基础上，可以对本技术实施例的实施例进行结合、拆分、重组等得到其他实施例，这些实施例均没有超出本技术实施例的保护范围。
157.以上的具体实施方式，对本技术实施例的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本技术实施例的具体实施方式而已，并不用于限定本技术实施例的保护范围，凡在本技术实施例的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本技术实施例的保护范围之内。