一种基于pci接口的高精度同步脉冲计数电路的制作方法
【技术领域】
[0001]本发明为基于？(:1、？乂1、？(:16、(^(:1、134总线的具有隔离功能的高精度计数、测频卡。本发明适用于工业现场中对计数、测频功能的应用。
【背景技术】
[0002]目前基于PCI总线技术的多通道同步脉冲计数、测频卡其指标功能大体如下:计数通道为8到32路并行，计数器位数为32位，TTL电平，部分带有外部触发计数功能。为了适应各种不同工业环境的使用，有些采集板卡还附带有数字量输出功能，尽管市场已有的基于PCI总线计数卡能够满足大部分市场需求，但是，在一些特殊工业场合一些需求依然无法完全满足。例如在对一些惯性组合设备输出的脉冲进行测试的场合要求测试测量设备具备隔离的功能以避免在测量的过程由于误操作等因素对被测设备产生损伤。除此之外在对一些惯性组合设备输出的脉冲进行测试的场合对测量设备的精度要求极高，例如有些场合要求测量设备的板载时基的精度不得超过lppm。国内已有的计数、测频卡无法同时满足对隔离功能和精度指标的要求。这就需要在传统的计数、测频板卡的基础上提出新的设计方案，对板卡的计数精度进一步改进并增加隔离的功能。
【发明内容】
[0003]因此，针对上述的问题，本发明专利的目的在于提供一种基于高精度线性光耦+OCXO/TCXO晶振构架的多通道、多功能同步脉冲计数、测频卡。高精度线性光耦的使用解决了测试现场中对隔离功能的要求，而OCXO/TCXO的使用则满足了不同应用场合对脉冲计数和频率测量精度的要求。其中TCXO晶振用于对精度要求相对较低的场合，即测量对源的精度要求不超过0.5ppm。OCXO晶振则用于对精度要求较高的场合，即测量对源的精度要求在0.5ppm以内。除此之外本发明专利还具备测量数据实时记录的功能，方便于对历史测量数据的查阅。由于具备隔离的功能和极高的计数、测频精度，本发明尤其适用于对惯性组合多路同步输出脉冲的测量。
[0004]为了解决上述技术问题，本发明所采用的技术方案是，一种基于PCI接口的高精度同步脉冲计数电路，包括输入信号隔离模块、FPGA控制器、SDRAM存储器、总线接口模块、高精度时钟模块和电源模块，被测设备输出的信号首先进入输入信号隔离模块进行隔离和调理操作，FPGA控制器对隔离并调理后各通道脉冲并行计数及测频，各个通道的脉冲计数值及脉冲频率数值在SDRAM存储器模块中缓存，FPGA控制器再把缓存数据传送至总线接口模块，总线接口模块将测量数据上传至上位机显示并存储；高精度时钟模块用于提供FPGA控制器在计数和测频过程中需要的高精度系统时钟；电源模块用于给上述模块提供工作需要电源。
[0005]其中，为了解决现有技术不能同时满足隔离功能和精度指标的问题，所述输入信号隔离模块包括TVS 二极管Dl、限流电阻R1、线性光耦Ul、上拉电阻R2、电感LI和电容Cl，该输入信号隔离模块的输入信号为VIN+和VIN-，输出信号为VOUT ；TVS 二极管Dl的一端接于输入信号VIN+和限流电阻Rl的一端，TVS 二极管Dl的另一端接于输入信号VIN-和线性光耦Ul的第一输入引脚(发光二极管的负极)，限流电阻Rl的另一端连接至线性光耦Ul的第二输入引脚(发光二极管的正极)；线性光耦Ul的输出引脚连接上拉电阻R2的一端和电感LI的一端，上拉电阻R2的另一端连接电源VCC，电感LI的另一端一路输出信号VOUT，另一路串联电容Cl后接地。TVS 二极管Dl用来抑制外界随输入信号VIN+和VIN- —起输入系统的瞬变尖峰脉冲(例如静电)，以实现对系统的保护。限流电阻Rl用于限制线性光耦Ul中发光二极管的工作电流，在保证可以使得线性光耦Ul正常工作的同时不至于使得线性光耦Ul损坏。线性光耦Ul将加在2、3引脚之间的外部输入电信号转换成光信号同时将转换成的光信号再次变成电信号后经过引脚6输出。由于光親的输入引脚2、3和输出引脚6之间通过光来传递信息，故线性光耦Ul的使用保证了本发明中隔离功能的完成。电阻R2上拉至电源VCC用于增强Ul的6引脚输出信号的驱动能力，电感LI和电容Cl组成滤波网络用于滤除输出信号的噪声，最终输出的信号为VOUT。同时，高精度时钟模块采用1MHz的OCXO/TCXO晶振作为系统的输入时钟，输入至FPGA控制器。对于计数精度要求低的工作场合采用TCXO作为系统的时钟基准，晶振准确度误差为0.5ppm，对于计数精度要求高的工作场合采用OCXO作为系统的时钟基准，晶振准确度误差为0.lppm，提高了任何与时间有关的参数的精度。
[0006]进一步的，FPGA控制器包括测频和计数模块、存储控制模块、总线接口控制器、一级FIFO缓存模块以及二级FIFO缓存模块；FPGA控制器的各模块连接关系如下:测频和计数模块的输入端接于输入信号隔离模块的输出端，测频和计数模块的输出端接于一级FIFO缓存模块的输入端，一级FIFO缓存模块的输出端接于SDRAM存储器的输入端，SDRAM存储器的输出端接于二级FIFO缓存模块的输入端，二级FIFO缓存模块的输出端接于总线接口控制模块的输入端，总线接口控制模块的输出端接于总线接口模块的输入端，一级FIFO缓存模块的输入输出端和二级FIFO缓存模块的输入输出端均接于存储控制模块的输入输出端。该FPGA控制器用于完成脉冲计数、频率测量、数据缓存及数据传输的功能。信号隔离模块输出的数字量被送入FPGA控制器中的计数和测频模块，计数和测频模块将计算完成的数据送入一级FIFO缓存模块中进行缓存。存储控制模块检测一级FIFO缓存模块、二级FIFO缓存模块以及SDRAM存储器模块的状态，并根据这些状态发出相应的控制指令使得一级FIFO缓存模块、二级FIFO缓存模块和SDRAM存储模块工作在一个等效的FIFO的状态下。即当前测量得到的计数脉冲值和频率值经由一级FIFO缓存模块存入SDRAM存储器模块中，同时存储控制模块将上一时刻存储在SDRAM存储器模块中的历史数据传输至二级FIFO缓存模块中。总线接口控制模块取得二级FIFO缓存模块中的数据并将这些测量数据送入总线接口模块中。
[0007]进一步的，所述SDRAM存储模块与FPGA控制器中的一级FIFO缓存模块、二级FIFO缓存模块及存储控制模块共同组成一个等效的大容量FIFO。存储控制模块检测一级FIFO缓存模块、二级FIFO缓存模块以及SDRAM存储器模块的状态并根据这些状态发出相应的控制指令使得一级FIFO缓存模块、二级FIFO缓存模块和SDRAM存储模块工作在一个FIFO的状态下。
[0008]进一步的，所述总线接口模块采用型号为PLX9054的芯片实现，实现PCI总线的功能，该总线接口模块用于完成PC上位机与板卡的数据通讯，具体完成的功能为向上位机传输处理完成后的数据以及接收上位机下发的工作指令。在实际应用中根据不同的需求还可以将总线接口模块更换为满足PCIe、PLX、CPCI和ISA的芯片。
[0009]本发明采用上述方案，其采用基于高精度线性光耦+OCXO/TCXO晶振构架，该结构的使用使得本发明专利同时具备了隔离和高精度测量的功能。同时，采用针对同步脉冲计数电路而特定设置的输入信号隔离模块，实现了良好的隔离功能，从而解决了现有技术不能同时满足隔离功能和精度指标的问题；另外，实时记录测量数据的功能，本发明专利使用FPGA+FIFO+SDRAM的结构将SDRAM封装成了一个具备FIFO功能的存储器件。使得整个设备在测量数据的同时可以将被测数据实时的存储到硬盘中。
【附图说明】
[0010]图1为本发明的高精度同步脉冲计数电路的原理框图；
图2为本发明的实施例的输入信号隔离模块的原理示意图；
图3为本发明的实施例的FPGA控制器的原理示意图；
图4为本发明的实施例的SDRAM存储模块的原理示意图；
图5为本发明的实施例的总线接口模块的原理示意图；
图6为本发明的实施例的高精度时钟模块的原理示意图；
图7为系统计数精度分析；
图8为本发明的实施例的电源模块的原理示意图。
【具体实施方式】
[0011]现结合附图和【具体实施方式】对本发明进一步说明。
[0012]实施例1
图1是本发明专利的原理框图，图1中显示了本发明专利的各个组成部分以及信号流向。参见图1，本发明的高精度同步脉冲计数电路包括输入信号隔离模块1、FPGA控制器2、SDRAM存储器3、总线接口模块4、高精度时钟模块5、电源模块6。被测设备输出的信号首先进入输入信号隔离模块I进行隔离和调理操作；FPGA控制器2对隔离并调理后各通道脉冲并行计数及测频；各个通道的脉冲计数值及脉冲频率数值在SDRAM存储器模块3中缓存，FPGA控制器2再把缓存数据传送至总线接口模块4、总线接口模块4将测量数据上传至上位机显示并存储；高精度时钟模块5用于提供系统计数和测频过程中需要的高精度系统时钟；电源模块6用于给系统提供工作需要的3.3V、1.2V工作电源。
[0013]作为一个具体的实施例，图2是输入信号隔离模块I的原理示意图。该模块由TVS二极管D1、限流电阻R1、线性光耦U1、上拉电阻R2、电感LI和电容Cl组成。输入信号为VIN+和VIN-，输出信号为VOUT。TVS 二极管Dl用来抑制外界随输入信号VIN+和VIN- —起输入系统的瞬变尖峰脉冲(例如静电)，以实现对系统的保护。限流电阻Rl用于限制线性光耦Ul中发光二极管的工作电流，在保证可以使得线性光耦Ul正常工作的同时不至于使得线性光耦Ul损坏。线性光耦Ul将加在2、3引脚之间的外部输入电信号转换成光信号同