控制具有所设计布局的集成电路的制造。
【附图说明】
[0050]在结合附图来阅读下文的说明之后，将可明了本技术的其他方面、特征与优点，在附图中:
[0051]图1例示了在电子装置中控制脚部功率闸的示例；
[0052]图2示出在电子装置中控制头部功率闸的示例；
[0053]图3示出不同类型晶体管在不同电压下1-on/1-off的变化的图示；
[0054]图4示意性例示了根据一个示例的电子装置的一些功能部件；
[0055]图5例示了根据本技术的电子装置的电路平面图的示例；
[0056]图6例示了用于将控制信号与电压电平从控制电路路由至功率闸的缓冲器的示例；以及
[0057]图7例示了与电压调节器的开启/关闭状态独立地控制功率闸的开启/关闭状态的示例。
【具体实施方式】
[0058]图1例示了电子装置2，电子装置2具有可以是处理器、存储器、无线电单元、总线控制器，或装置2的任何其他部件的电路4。电路4位于第一电压域中，第一电压域接收来自第一功率轨8的第一电压电平VDD1以及来自参考功率轨10的参考电压电平(地)。装置2具有能量源12，能量源12产生高于第一电压电平VDD1的第二电压电平VDD2。提供电压调节器14以将第二电压电平VDD2转换成用于电路4的供应轨8上的第一电压电平VDD1。例如，能量源12可以是电池，诸如产生如3.3伏特电压电平的硬币型电池。能量源12还可以是从装置2周遭撷取环境能量，并基于所撷取的能量对电路4供电的能量撷取器。例如，能量撷取器可以是太阳能电池、射频(RF)能量撷取器、压电装置或热电装置。能量撷取器可具有诸如电池或超级电容器的储存装置，在撷取器收集电路4不需要的过量能量时可用能量对储存装置充电，且在来自撷取器的能量不足时储存装置可对电路4供电。利用能量撷取器，第二电压电平VDD2可以是可变的，因为第二电压电平VDD2可取决于可用的环境能量(例如光量)。在其他示例中，能量源12可以是从外部电压产生器接收第二电压电平VDD2的引脚。
[0059]轨10上的参考电压电平可以是低于轨8上的第一电压电平VDD1的任何电压电平。例如，参考电压电平可以是地电压电平，在一些实施例中地电压电平可以是0伏特(V)或通地电压电平，但在其他实施例中可以是低于VDD1的另一任意电压电平。参考电压电平例如作为电路4的数字地。
[0060]电路4具有功率闸20，在此实施例中功率闸20为耦接在参考供应轨10与电路4之间的脚部晶体管20。脚部晶体管20为NM0S晶体管，该NM0S晶体管在控制电路24产生的控制信号22的控制下，选择性地将电路4耦接至参考电压电平，或使电路4与该电压电平隔绝。控制电路24操作在第二电压域8中，第二电压域8对应于能量源12产生的第二电压电平VDD2。控制电路24可通过将控制信号设为0(参考电压电平)，以关闭脚部晶体管20并使电路4与参考供应电压10隔绝，而将电路4放置在功率节省状态中。控制电路还通过将控制信号设为1 (VDD2)，以开启脚部晶体管20，允许参考电压被供应至电路4，来将电路4放置在活跃状态中。通过在第二电压域8中而非在第一电压域中产生闸控控制信号22，脚部晶体管20的闸极被更强力地驱动，且因此在切换开启时传输通过脚部20的1-on电流将大于从第一电压域6中的第一电压电平VDD1产生控制信号22的情况下的电流。这意味着改良了效能，因为跨功率闸控晶体管20上的电阻性损失较少。不像使用功率闸的推升闸极操作的已知技术，不需提供额外的电压产生器以产生推升闸极电压，因为操作在相对低电压下(对其而言功率节省很重要)的许多电子装置2在系统中已经具有较高的电压VDD2，因为能量源12通常产生较高的电压VDD2但为了功率节省而使用电压调节器14将用于电路4的电压减少。因此，用于功率闸的推升闸极模式操作可用非常少的额外电路实施，而不需要额外的电压产生器(诸如电荷栗)。
[0061]图2示出电子装置2的第二示例，其中与图1相同的组件被以相同的参考符号示出。图2与图1不同之处在于在此示例中的功率闸控晶体管为耦接于VDD1供应轨8与电路4之间的头部晶体管30。头部晶体管30为PM0S晶体管，该PM0S晶体管在控制信号为0 (参考电压电平)时开启以将第一电压电平VDD1供应至电路4，并在控制信号22为1(VDD2)时关闭而使电路与供应轨8隔绝。
[0062]图2与图1的另一不同之处在于控制电路24以电平VDD3操作第二电压域8中，电平VDD3不同于能量源12产生的第二电压电平VDD2。提供另一电压调节器32以将第二电压电平VDD2转换成第三电压VDD3，第三电压VDD3低于第二电压电平VDD2且高于第一电压电平VDD1。该方法例如在能量源12产生比控制电路26所能处理的电压电平还高(或出于能量节省的原因比需要处理的电压电平还高)的电压电平的情况下，或在控制电路24需要更稳定的电压的情况下可以是有用的。在图2中，因为在头部30的“关闭”状态期间施加至功率闸控晶体管30的闸极的VDD3大于VDD1，头部因此而操作在超级截止模式中，因而1-off减少。这在电路4位于功率节省状态中时减少了泄漏量并改良了能量效率。
[0063]将理解到，图2中的另一电压调节器32还可使用脚部晶体管20被提供于图1的示例中。类似的，在如图2图示使用头部晶体管30时，电压调节器32可被省略，使得控制电路26以相同于图1的方式操作在VDD2下。
[0064]再者，将理解到一般而言，电子装置2可具有操作在不同电压域中的数个不同的电路4。可对每一域提供数个电压调节器14，以对电路的每一部分产生不同电平VDD1，且可使用来自第二电压域8的较高电压来控制这些域之每一个的功率闸。再者，将理解到在一些实施例中，不是所有在同一域中的功率闸都需要接收相同的控制信号。可能通过开启或关闭对应的功率闸，同时使电路4的其他部分保持活跃，而选择性地开启或关闭电路4的不同部分。换言之，在相同的电压域中，可存在数个功率域，每一功率域包含由控制信号控制的数个功率闸，不同的功率域接收不同的控制信号以允许独立地将每一功率域供电/断电。
[0065]关于功率闸控晶体管的推升闸极模式操作的进一步信息可见经共同转让的美国专利申请US 2011/0181343，通过弓丨用在此并入此美国专利申请的内容全文。
[0066]图3是示出不同类型的晶体管随着操作电压VDD缩放时的开启/关闭电流比例的图示。图3示出在HSPICE中仿真的各种脚部功率闸(不同的临界电压与长度、不同的井或闸极偏压等等)的Ι-οη/Ι-off对VDD。尽管几乎所有配置的1-on/1-off在约0.4V以下跌落，但仍有四条线接近平坦。这些是在被使能时闸极被连接至1.2V或2.5V而非本地低电压(即推升闸极模式操作)的脚部。在这些晶体管中，厚氧化层(thick-oxide ;TG0)装置比薄氧化层装置好上十倍。因此，例如如图1所示，厚闸极氧化层装置可被用作次临界/近临界电路的脚部功率闸，使用大于IV的“Sleepn”输入，因为在当前的技术下这些装置在未受阻的系统效能与最低的待机功率之间具有最佳的权衡(见图1中例示了脚部20的闸极的粗线)。
[0067]更一般而言，未来可发展类似地随着电压降低而具有相对平坦的1-on对1-off比例(如图3所示)的其他类型的晶体管，并且因此此种技术也被使用。例如，可使用多闸极装置(例如FinFET)或环绕式闸极(gate all-around ；GAA)晶体管(例如由奈米碳管或锗(而非硅)制成的水平奈米线或垂直奈米线或晶体管)来形成功率闸。一般而言，可由电压容许度比用于电路4自身的晶体管更高的晶体管来构造功率闸20、30与控制电路24。这是有用的，因为较高的闸极电压被施加至这些晶体管，且因此为了防止崩溃或伤害，可使用电压容许度较高的晶体管(诸如具有较厚闸极氧化层的晶体管)。
[0068]图4示出可应用本技术的典型的无线传感器节点或嵌入式系统的示例。在此