辑电路和长期条件判断逻辑电路来构成；所述短期条件判断逻辑电路判断升频的短期条件是否满足，所述长期条件判断逻辑电路判断升频的长期条件是否满足，当这两个升频条件同时满足时，升频判断逻辑电路才认为升频条件满足；
[0024]所述短期条件判断逻辑电路以Ts为采样周期，采样N个电压指示信号用于判断短期条件是否满足，短期条件是指，在N个电压指示信号中，有大于等于Μ个采样值为高档，并且在Ν个采样值中没有一个为低档，其中Ts为正数，N为大于0的整数，并且Ts乘以N的结果小于等于主功能电路的当前工作周期，Μ为大于0且小于等于Ν的整数；
[0025]所述长期条件是指，连续L个短期条件的判断结果都为满足，其中L为大于0的整数。
[0026]由于一般情况下，电路的功耗集中在工作时钟的单沿，所以电源电压值随工作频率周期性地变化。所述短期条件就检查这样的一个变化周期内，电压是否能恢复。由于电压指示信号有一定滞后，并且这个滞后根据工艺，温度，电压值等因素的不同而不同，无法确切知道周期开始的时间点，所以检测电压能否恢复这个功能在设计时就用检测一个变化周期所含的时间段内，是否有足够多的电压指示为高档这样的逻辑来实现。具体实施可由升频判断逻辑电路中的短期条件判断逻辑电路实现。
[0027]由于电路的供电和其消耗的功耗会随时间以及具体操作而变化，所以所述升频判断逻辑电路还检查了长期条件，来防止短时间内的低功耗操作或高供电造成的错误升频。所述升频判断逻辑电路采用的长期条件就是要求一定时间段内的所有短期条件判断结果都为满足条件。
[0028]最后，根据降频，保持频率和升频条件的判断结果，选择得到最后输出的频率控制信号。由于降频条件满足时，对应可能马上就要掉电的情况，所以它最紧急，优先级排在最高；由于升频有风险，所以升频应该最谨慎，于是它的优先级就排在最低。所述判断结果选择电路实现的就是这个逻辑。
[0029]如果降频条件满足，所述判断结果选择电路产生使主功能电路运行时钟频率降低的频率控制信号；如果保持频率条件满足，所述判断结果选择电路产生使主功能电路运行时钟频率保持不变的频率控制信号；如果满足升频条件，所述判断结果选择电路则产生使主功能电路运行时钟频率升高的频率控制信号。
[0030]以上通过【具体实施方式】对本发明进行了详细的说明，在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种自适应控制运行频率的电路，其特征在于，包括: 一降频判断逻辑电路，根据输入的反映主功能电路工作电压的电压指示信号，判断降频条件是否满足，输出降频条件判断结果； 一保持频率判断逻辑电路，根据输入的反映主功能电路工作电压的电压指示信号，判断保持频率条件是否满足，输出保持频率条件判断结果； 一升频判断逻辑电路，根据输入的反映主功能电路工作电压的电压指示信号，判断升频条件是否满足，输出升频条件判断结果； 一判断结果选择电路，与所述降频判断逻辑电路，保持频率判断逻辑电路，升频判断逻辑电路相连接，根据上述判断结果，产生频率控制信号，用于控制所述主功能电路的时钟频率。2.如权利要求1所述的自适应控制运行频率的电路，其特征在于:所述电压指示信号分为高，中，低3档；每一档的具体数值范围，根据具体的应用进行设置。3.如权利要求2所述的自适应控制运行频率的电路，其特征在于:所述升频判断逻辑电路由短期条件判断逻辑电路和长期条件判断逻辑电路构成；所述短期条件判断逻辑电路判断升频的短期条件是否满足，所述长期条件判断逻辑电路判断升频的长期条件是否满足，当这两个升频条件同时满足时，升频判断逻辑电路才认为升频条件满足； 所述短期条件判断逻辑电路以Ts为采样周期，采样N个电压指示信号用于判断短期条件是否满足，短期条件是指，在N个电压指示信号中，有大于等于Μ个采样值为高档，并且在Ν个采样值中没有一个为低档，其中Ts为正数，Ν为大于0的整数，并且Ts乘以N的结果小于等于主功能电路的当前工作周期，Μ为大于0且小于等于Ν的整数； 所述长期条件是指，连续L个短期条件的判断结果都为满足，其中L为大于0的整数。4.如权利要求2所述的自适应控制运行频率的电路，其特征在于:所述保持频率判断逻辑电路，当电压指示信号为中档时，则认为保持频率条件满足。5.如权利要求2所述的自适应控制运行频率的电路，其特征在于:所述降频判断逻辑电路，当电压指示信号为低档时，则认为降频条件满足。6.如权利要求1所述的自适应控制运行频率的电路，其特征在于:所述判断结果选择电路，首先判断降频条件是否满足，如果满足，则产生使主功能电路运行时钟频率降低的频率控制信号；接着判断保持频率条件是否满足，如果满足，则产生使主功能电路运行时钟频率保持不变的频率控制信号；最后判断升频条件是否满足，如果满足，则产生使主功能电路运行时钟频率升高的频率控制信号。
【专利摘要】本发明公开了一种自适应控制运行频率的电路，包括：一降频判断逻辑电路，根据输入的电压指示信号，判断降频条件是否满足，输出降频条件判断结果；一保持频率判断逻辑电路，根据输入的电压指示信号，判断保持频率条件是否满足，输出保持频率条件判断结果；一升频判断逻辑电路，根据输入的电压指示信号，判断升频条件是否满足，输出升频条件判断结果；一判断结果选择电路，与所述降频判断逻辑电路，保持频率判断逻辑电路，升频判断逻辑电路相连接，根据上述判断结果，产生频率控制信号，用于控制所述主功能电路的时钟频率。本发明能够根据供电能力与主功能电路的功耗情况，自适应调整主功能电路的运行时钟频率。
【IPC分类】G05B19/04
【公开号】CN105319997
【申请号】CN201410239688
【发明人】王吉健
【申请人】上海华虹集成电路有限责任公司
【公开日】2016年2月10日
【申请日】2014年5月30日