电流驱动器电路的制作方法
【专利摘要】一种电流驱动器电路，包括：电流转换单元(13)，所述电流转换单元(13)包括输入侧晶体管(15)和多个输出侧晶体管(16)，在所述输入侧晶体管中输入参考电流，所述多个输出侧晶体管输出与参考电流相对应的输出电流，并且所述电流转换单元具有数模转换功能和电流放大功能，所述数模转换功能用于将数字控制信号转换为模拟信号，所述电流放大功能用于根据与数字控制信号相对应的放大比例来放大参考电流；以及调整单元(50)，所述调整单元对即将输入到输出侧晶体管的数字控制信号进行调整。当调整单元对数字控制信号进行调整时，电流转换单元改变放大比例，以逐渐增大或减小输出电流，并且将输出电流的转换速率控制在预先确定的范围内。
【专利说明】
电流驱动器电路
技术领域
[0001]本公开内容涉及用于输出电流的电流驱动器电路。
【背景技术】
[0002]通常来说，呈现了数字控制的电流驱动器电路，该数字控制的电流驱动器电路可以通过改变数字信号来改变输出电流大小。例如，JP-3868836 B2示出了该电流驱动器电路。在JP-3868836 B2中公开了具有D/A转换器和电流放大器的电路拓扑结构。由双极晶体管或MOS晶体管来构建D/A转换器。电流放大器对来自D/A转换器输出的电流进行放大。电流驱动器电路用于针对LED驱动、有机EL驱动或通信的电路。
[0003]当应用JP-3868836B2中的技术时，由于在D/A转换器的输出端之后的电流放大器是必须的，因此电路面积增大。此外，如果将JP-3868836 B2中示出的电路拓扑结构结合由MOS晶体管提供的电流放大器来应用时，则由于输出电流变化的响应不能伴随快速的输入电流变化，因此输出电流波形的转换速率降级。
【发明内容】
[0004]本公开内容的目的是用于通过使用MOS晶体管来实现一种具有小面积的电流驱动器电路，以用于高转换速率的输出电流。
[0005]根据本公开内容的示例性方面，一种电流驱动器电路包括:电流转换单元，所述电流转换单元包括输入侧晶体管和多个输出侧晶体管，在所述输入侧晶体管中输入预先确定的参考电流，所述多个输出侧晶体管输出与流过所述输入侧晶体管的所述预先确定的参考电流相对应的输出电流，并且所述电流转换单元具有数模转换功能和电流放大功能，所述数模转换功能用于将输入到所述电流转换单元中的数字控制信号转换为模拟信号，所述电流放大功能用于根据与所述数字控制信号相对应的放大比例来放大所述参考电流，所述数模转换功能和所述电流放大功能集成到所述电流转换单元中；以及调整单元，所述调整单元对即将输入到所述多个输出侧晶体管中的所述数字控制信号进行调整。当所述调整单元对所述数字控制信号进行调整时，所述电流转换单元改变所述放大比例，以逐渐增大或减小来自所述多个输出侧晶体管的所述输出电流，并且将所述输出电流的转换速率控制在预先确定的范围内。
[0006]在上面的电流驱动器电路中，由于输入电流的波形是恒定的，因此即使在电流驱动器电路中使用MOS晶体管，输出电流也具有高转换速率的电流波形。
【附图说明】
[0007]根据下面参照附图所给出的【具体实施方式】，本公开内容的上述目标和其它目标、特征以及优势将变得更加显而易见。在附图中:
[0008]图1是示出了根据第一实施例的电流驱动器电路的电路图；
[0009]图2A是示出了主从系统的框图，并且图2B是示出了发射机的内部结构的框图；
[0010]图3是示出了通信标准中所定义的转换表的图；
[0011]图4是示出了通信标准中所定义的目标输出电流波形的图；
[0012]图5是示出了延迟单元和一个输出侧晶体管的电路图；
[0013]图6是示出了在延迟单元之前和延迟单元之后的控制信号波形的图；
[0014]图7A是示出了目标输出电流波形的图，并且图7B是示出了实际输出电流波形的图；
[0015]图8是不出了二进制码和格雷码的图；
[0016]图9A和图9B是说明了毛刺(glitch)的减少效果的图；
[0017]图10是示出了根据第二实施例的延迟单元和一个输出侧晶体管的电路图；
[0018]图1IA到图1ID是示出了具有延迟的和未延迟的输出电流波形的图；以及
[0019]图12A到图12C是示出了目标输出电流波形和实际输出电流波形的图。
【具体实施方式】
[0020]当在用于基于诸如DSI3(S卩，分布式系统接口3)之类的用于车辆的通信标准来执行多级通信的数字传输设备中使用电流驱动器电路时，将参照附图来说明根据实施例的电流驱动器电路。在每个实施例中，具有相同或相似功能的特征用相同或相似的附图标记来标不O
[0021](第一实施例)
[0022]如图2A中所示出的，用于车辆的主从系统I包括作为主设备的ECU(即，电子控制单元)2以及作为从设备的传感器设备3。在ECU 2与传感器设备3之间执行通信。传感器设备3包括控制电路4、作为电流驱动器电路的发射机5、接收机6以及存储器7ACU 2具有与传感器设备3类似的构造。具体而言，ECU 2包括控制电路、发射机、接收机、存储器等。
[0023]E⑶2通过传输线8连接到传感器设备3ACU 2通过改变传输线8的电压电平来向传感器设备3发送命令。当传感器设备3对从ECU 2发送的命令进行响应时，传感器设备3改变在传输线8中流动的电流电平，从而传感器设备3对ECU 2进行响应。例如，当考虑DSI3标准时，来自ECU2的传输命令中所指示的电压电平是二进制电平，例如Vhigh(V高)和Vlow(V低)。传感器设备3的响应数据中所指示的电流电平是三进制电平，S卩，Iq、Iresp和2xlresp。这里，Iq是0mA，Iresp是 12mA ± I.511^，并且2叉1代8卩是2411^±3111八。
[0024]将说明传感器设备3的构造。控制电路4例如包括控制逻辑单元和CPU。传感器设备3将图3中所示出的转换表11储存在存储器7中。控制电路4基于转换表来将具有每四比特作为一个单元的二进制数据(其作为用于来自传感器设备3的对ECU 2进行响应的二进制指令响应数据)转换为用于三个芯片的三进制符号。随后，控制电路4将三进制符号输出到发射机5。例如，当二进制数据是“1100”时，作为通信控制电路的传感器设备3的控制电路4将以二进制数据表示的指令值转换为以用于三个芯片的三进制符号表示的值“120”，并且将三进制符号输出到发射机5。
[0025]如在指示了发射机5的构造的图2B中所示出的，发射机5包括控制器9和电流驱动电路10。用于操作的时钟信号(未示出)输入到控制器9中。当从控制电路4输入用于三个芯片的三进制符号的指令值时，在每个芯片处对三个芯片中的三进制符号进行转换。控制器9依次生成控制信号，该控制信号逐渐改变为与用于每个芯片的三进制符号相对应的最终值数据。随后，控制器9通过总线(S卩，通过总线输出方式)来将控制信号输出到电流驱动电路
10。以此方式，控制器9起到了发射机控制电路的作用。从控制器9输出的控制信号的渐变级数是初步确定的，以使得输出波形接近理想的电流输出波形，如图4中所示出的。这里，我们示出了渐变级数是九并且控制信号是八比特的示例。当指令值的三进制符号是“O”时，控制器9生成控制信号中的八比特数据“00000000”作为最终值，当指令值的三进制符号是“I”时，生成控制信号中的八比特数据“00001111”作为最终值，并且当指令值的三进制符号是“2”时，生成控制信号中的八比特数据“11111111”作为最终值。因此，控制器9从先前的最终值到当前的最终值来依次生成控制信号，并且随后将控制信号输出到电流驱动电路10。后文将说明具体的示例。
[0026]电流驱动电路10将控制信号转换为电流信号，并且将电流信号输出到传输线8。图4示出了在DSI3标准下当用于三个芯片的三进制符号是“120”时的理想电流输出波形的示例。当传感器设备3将电流信号输出到ECU 2时，当三进制符号是“O”时输出Iq(等于0mA)，当三进制符号是“I”时输出Iresp(等于12mA± 1.5mA)，并且当三进制符号是“2”时输出2xIreSp(等于24mA±3mA)。在此情况下，没有定义从“O”到“I”的电流过渡时间以及从“I”到“2”的电流过渡时间。但是，作为建立时间的、从“2”到“O” (即，从90 %到1 % )的电流过渡时间被定义为在0.33微秒与1.00微秒之间的范围内。
[0027]如图1中所示出的，电流驱动电路10包括参考电流源12、具有D/A转换功能和电流放大功能的电流转换单元13、以及延迟单元14。电流驱动电路10例如根据从控制器9输入的控制信号来从输出端子0UT+、0UT-输出信号电流。控制器9和延迟单元14提供调整单元50。
[0028]电流转换单元13包括输入侧晶体管15、多个输出侧晶体管16、以及多个输出侧开关17。输入侧晶体管15与参考电流源12串联连接。多个输出侧晶体管16例如包括八个晶体管16a-16h，该八个晶体管16a-16h用于参照作为基准的流过输入侧晶体管15的标准电流来输出电流。作为开关电路的开关17例如包括八个开关17a-17h，其中每个开关分别与相对应的输出侧晶体管16a-16h串联连接。这里，如果必要的话，输出侧晶体管16a-16h中的部分或全部输出侧晶体管通常被定义为输出侧晶体管16。如果必要的话，开关17a-17h中的部分或全部开关通常被定义为开关17。
[0029]由N沟道MOSFET来提供输入侧晶体管15。由一个N沟道MOSFET或彼此并联连接的多个N沟道MOSFET来提供每个输出侧晶体管16。例如由N沟道MOSFET来提供每个开关17。开关17连接在M0SFET(其提供输出侧晶体管16)的源极与地之间。控制器9的控制信号通过延迟单元14输入到控制端中，从而开关17可在闭合状态与断开状态之间切换。这里，开关17连接到用于提供输出侧晶体管16的MOSFET的源极。或者，开关17可以连接到用于提供输出侧晶体管16的MOSFET的栅极或漏极。
[0030]例如，当开关17被布置在用于提供输出侧晶体管16的MOSFET的栅极处时，晶体管16的栅极节点电压是容易可变的，从而根据栅极节点电压的输出电流也是容易可变的。因此，在此情况下，可以布置用于对输出电流的变化的影响进行限制的电路。
[0031]此外，例如，当开关17被布置在用于提供输出侧晶体管16的MOSFET的漏极处时，即使开关17断开，输出侧晶体管16中也继续形成沟道。因此，当开关改变为闭合状态时，晶体管16—开始工作在线性区并且不久之后，晶体管16改变工作区至饱和区。在这种改变期间，电流变化可以是大的。因此，可以布置用于对电流变化的影响进行限制的电路。
[0032]另一方面，在开关17连接到输出侧晶体管16的源极的情况下，当开关17断开时，用于提供输出侧晶体管16的MOSFET中栅极与源极之间的电压(Vgs)变为零。随后，当开关17闭合时，流过输出侧晶体管16的电流逐渐增大。因此，在开关17被布置在用于提供输出侧晶体管16的MOSFET的栅极或漏极处的情况下，不需要消除影响，从而简化了电路拓扑结构。在开关17中，控制信号从控制器9通过延迟单元14输入到作为栅极端的控制端。
[0033]输入侧晶体管15和输出侧晶体管16具有相同的栅极宽度和相同的栅极长度。这里，连接到参考电流源12的输入侧晶体管15的数量和连接到一个开关17的输出侧晶体管16的数量根据电流放大比例被确定为是某个整数比。
[0034]控制器9与时钟信号同步地将控制信号(S卩，数字控制信号)输出到开关17。当控制信号通过延迟单元14输出到开关17中时，开关17闭合和断开。根据控制信号闭合和断开的开关17的数量被定义为NI。连接到开关17的输出侧晶体管16的数量被定义为N2。连接到参考电流源12的输入侧晶体管15的数量被定义为N3。输出电流根据NI至N3之间的比率而改变。每一个MOSFET的电流被定义为I，并且电流的变化被定义为△ I。满足以下等式N0.1。
[0035]Δ I = IXN1XN2/N3...(I)
[0036]这里，为了增大或减小电流转换单元13的电流放大比例，由彼此并联连接的、具有相同栅极宽度的多个晶体管116a-116e来提供每个输出侧晶体管16。例如，如图5中所示出的，五个晶体管116a-116e提供一个输出侧晶体管16。因此，电流转换单元13具有用于将数字控制信号转换为模拟信号的D/A转换功能以及用于将参考电流源12的标准电流进行放大的电流放大功能。
[0037]当电流转换单元13集成有D/A转换功能和电流放大功能两者时，与高速电流变化相关联的谐波分量可能与输出电流波形重叠。因此，在本实施例中，布置了延迟单元14。根据开关17闭合和断开时的电流变化来生成谐波分量。谐波分量与电流变化的平方(S卩，(dl/dt)2)成比例。因此，当电流变化减小时，作为EMI(即，电磁干扰)的原因的谐波分量也减小。电流变化(即，dl/dt)根据用于使开关17闭合和断开的控制信号的过渡时间而改变。因此，当控制信号的过渡时间延长时，谐波分量减小。
[0038]图5示出了作为延迟单元14的模拟延迟电路114的示例。图6示出了延迟输出波形的示例。由彼此并联连接的多个晶体管116a-116e来提供图5中所示出的一个输出侧晶体管
16。开关17中的一个开关连接在每个晶体管116a-116e的源极与地之间。用于提供开关17的N沟道MOSFET的栅极连接到作为延迟单元14的模拟延迟电路114。图5中所示出的模拟延迟电路114包括RC延迟电路，该RC延迟电路包括彼此串联连接的电阻器18和电容器19。如图6中所示出的，模拟延迟电路114根据预先确定的时间常数来将矩形脉冲信号(具有矩形电压)平滑地改变至以指数方式延迟的信号，并且随后将经延迟的信号输出到开关17的控制端(S卩，MOSFET的栅极)。虽然没有示出，但是在每个开关17中布置了模拟延迟电路114。在此情况下，模拟延迟电路114的每个时间常数可以是相同的或可以彼此不同。这里，时间常数是RC延迟电路的电路常数。
[0039]将说明上述特征的功能和效果。如上所述，当传感器设备3将响应数据输出到ECU2时，控制电路4将由四比特的单元所定义的二进制数据转换为用于三个芯片的三进制符号，并且将三进制符号输出到发射机5的控制器9。这里，将示出用于输出与用于三个芯片的三进制符号“120”相对应的电流的示例。
[0040]当控制器9以总线输出方式将控制信号输出到电流驱动电路10时，控制器9将用于三个芯片的三进制符号“120”转换为用于每个芯片的“I”、“2”和“O”。随后，控制器9生成最终控制信号，其具有作为八比特数据的最终值“00001111”、“11111111”和“00000000”，分别与“I”、“2”和“O”相对应。随后，控制器9通过延迟单元14将最终控制信号输出到开关17。
[0041]当控制器9将具有最终值“00001111”(其与三进制符号“I”相对应)的最终控制信号输出到开关17时，控制器9使用格雷码将三进制符号从“00000001”、“00000011”、“00000111”转换为“00001111”，从而控制器9生成最终控制信号“00001111”作为最终值，并且按照该顺序将这些控制信号输出到开关17的控制端。与控制信号中的值“I”相对应的开关17闭合。因此，作为对象的开关17依次闭合，从而输出侧晶体管16的合成的导通状态电阻逐渐减小，并且输出侧晶体管16的输出电流逐渐增大。在此情况下，生成了适合于通信标准的信号电流波形。
[0042]此外，在上面的情况下，延迟单元14延迟并调整控制信号，并且随后将控制信号输出到开关17中的控制端(即，MOSFET的栅极)。因此，如图7B中所示出的，对输出电流的波形进行了整形。当开关17逐渐切换到闭合状态通电时，使得输出电流非常平滑地增大，这被示出为图7B中从tl到t2的过渡。
[0043]在控制器9将作为最终值的控制信号“00001111”输出到开关17，并且例如已经经过了预先确定的时间(其与延迟单元14的模拟延迟电路114的时间常数相对应)之后，流过传输线8的输出电流变得基本上恒定。控制器9将输出电流控制为是恒定的，直到经过了预先确定的时间为止，这被示出为图7B中从11到t2的过渡。
[0044]此后，当控制器9将作为最终值的控制信号“11111111”(其与三进制符号“2”相对应)输出到开关17时，使用格雷码，从而控制信号从“00001111”通过“0001 1111”、“00111111”、以及“01111111”，改变至“11111111”。控制信号“11111111”是最终值。随后，控制器9将控制信号输出到开关17的控制端。这些开关依次闭合。因此，开关17的组合的闭合状态电阻和输出侧晶体管16的组合的导通状态电阻逐渐减小，并且输出电流逐渐增大。
[0045]此外，在上面的情况下，由于延迟单元14延迟并调整控制信号，并且随后将控制信号输出到开关17中的控制端(即，MOSFET的栅极)，因此输出电流很大程度地逐渐增大，这被示出为图7B中从t2到t3的过渡。
[0046]在控制器9将作为最终值的控制信号“11111111”输出到开关17，并且例如已经经过了预先确定的时间(其与延迟单元14的模拟延迟电路114的时间常数相对应)之后，流过传输线8的输出电流变得基本上恒定。控制器9将输出电流控制为是恒定的，直到经过了预先确定的时间为止，这被示出为图7B中从t3到t4的过渡。
[0047]此后，当控制器9将作为最终值的控制信号“00000000”(其与三进制符号“O”相对应)输出到开关I 7时，使用格雷码，从而控制信号从“11111111”通过“01111111”、“00111111”、“00011111”、“00001111”、“00000111”、“00000011”、以及 “00000001” 改变至“00000000”。控制信号“00000000”是最终值。随后，控制器9将控制信号输出到开关17的控制端。这些开关17依次断开。因此，开关17的组合的闭合状态电阻和输出侧晶体管16的组合的导通状态电阻逐渐增大，并且输出电流逐渐减小。
[0048]此外，在上面的情况下，由于延迟单元14延迟并调整控制信号，并且随后将控制信号输出到开关17中的控制端(即，MOSFET的栅极)，因此输出电流很大程度地逐渐减小，这被示出为图7B中从t4到t5的过渡。因此，限制了高频分量。
[0049]基于由控制器9输出的控制信号的渐变级数来初步确定模拟延迟单元114的延迟状态。
[0050]图8示出了码的示例，并且指示了二进制码与格雷码之间的关系。假设二进制码用于从初始值至最终值的控制信号，码的示例被说明为如下。例如，与十进制数字系统的“7”和“8”相对应的二进制码是“0111”和“1000”。如果二进制码直接用作控制信号，则多个开关17同时闭合和断开。因此，从硬件构造的角度，开关17的过渡时间可以是不同的并且是各式各样的，和/或控制信号的延迟时间可以是变化的，从而多个开关17的开关时序可以偏移。在此情况下，如图9A中所示出的，可能生成毛刺G。这里，当二进制码用于控制信号时，输入侧晶体管15和输出侧晶体管16被布置为具有1:2:4:8:…的镜像电流比，以获得相应的输出电流。因此，准备了具有不同栅极宽度的晶体管。
[0051 ]另一方面，在本实施例中，通过格雷码来准备控制器9的控制信号。在此情况下，例如，十进制数字系统的“7”和“8”的格雷码是“01111111”和“11111111”。当格雷码用于控制信号时，多个开关17不会同时闭合和断开。因此，如图9B中所示出的，不会生成毛刺G。因此，输出电流的波形满足标准。当输出电流减小时，满足类似的条件。此外，当使用格雷码时，输入侧晶体管15和输出侧晶体管16中的全部晶体管被布置为具有1:1:1:1:…的镜像电流比，以获得相应的输出电流。因此，很容易设计电路结构。
[0052]例如，JP-3868836B2中所描述的电流驱动器电路以D/A转换方式来转换小信号，并且随后使用电流放大器电路来放大该小信号，从而获得大的电流。因此，根据小信号电流的变化来花费许多时间用于对输入和输出MOS晶体管(其提供电流放大器电路)中的栅极电容进行充电以及从栅极电容放电是必要的。因此，即使JP-3868836B2中所描述的电路应用于根据本实施例的数字传输电路，要生成具有高转换速率的传输信号也是困难的。
[0053]另一方面，在本实施例中，布置了具有电流放大功能和D/A转换功能两者的电流转换单元13，并且在控制器9与电流转换单元13之间布置了延迟单元14。因此，输出电流随着预先确定的范围内的所要求的转换速率而改变。此外，由于电流转换单元13具有电流放大功能和D/A转换功能两者(它们集成到单元13中)，因此减小了单元13的电路面积。甚至当电流放大功能和D/A转换功能集成到单元13中时，通过布置延迟单元14而逐渐减小输出电流的变化，并且减小了高频噪声(即，EMI)。
[0054]此外，在本实施例中，电流转换单元13用于参照作为基准的恒定标准电流来放大电流。此外，控制器9将格雷码用于控制信号。因此，根据三进制符号的变化(例如，从“2”变换到“O”)的输出电流的转换速率被设置在预先确定的范围内，从而满足通信标准。因此，ECU 2与传感器设备3之间的通信稳定地执行。在本实施例中，在未使用电阻器的情况下准备电流转换单元13。
[0055]由于控制信号被延迟和调整，因此延迟单元14减小了高频噪声，以便减小多个输出侧晶体管16中的输出电流的高频分量。
[0056]由于控制信号被延迟和调整，因此延迟单元14减小了高频噪声，以便逐渐增大和减小多个输出侧晶体管16的组合的导通状态电阻。
[0057]开关17与输出侧晶体管16串联连接，并且根据输入控制信号而在来自输出侧晶体管16的输出电流的通电状态与断电状态之间进行切换。由模拟延迟电路114来提供延迟单元14，以便当开关17对来自输出侧晶体管16的输出电流的通电状态和断电状态进行切换时，对矩形脉冲信号进行延迟作为即将输出到开关17中的控制信号。因此，输出电流很大程度地逐渐改变。
[0058]由于开关17连接到提供输出侧晶体管16的MOSFET的源极侧，因此与开关17连接到栅极或漏极的情况相比，并不是必须要布置用于对影响进行限制的电路。
[0059](第二实施例)
[0060]将参照图10到图12来说明第二实施例。在第二实施例中，延迟单元14包括数字延迟电路214而不是模拟延迟电路114。
[0061]根据本实施例的延迟单元14包括如图10中所示出的数字延迟电路214。通过将多个晶体管单元连接为彼此并联连接的晶体管116a至116e来准备输出侧晶体管16中的一个输出侧晶体管(例如，图1O中所示出的晶体管16a)。由N沟道MOSFET来提供每个晶体管单元116a_116e。多个晶体管单元116a_116e的源极分别连接到作为开关17的开关单元117a-117e (其对应于开关电路)。由N沟道MOSFET来提供每个开关单元117a_l 17e。
[0062]每个开关单元117a_117e的控制端(S卩，栅极)连接到作为延迟单元14的数字延迟电路214。数字延迟电路214包括多个延迟元件214a-214e(例如，前向缓冲器)，这些延迟元件以级联连接方式彼此连接。或者，可以通过组装反向缓冲器来准备每个延迟元件214a-214e。延迟元件214a_214e分别连接到开关单元117a_117e的多个栅极，以便依次延迟控制信号并将控制信号输入到栅极中。延迟元件214a-214e可以具有相同的结构或不同的结构。每个延迟元件214a-214e的延迟时间可以是相同的或彼此不同。图1lA到图1ID示出了当使用数字延迟电路214时的延迟输出波形的示例。例如，输出电流步进式地增大或减小。
[0063]类似于第一实施例，当控制器9以总线输出方式将控制信号输出到电流驱动电路10时，用于三个芯片的三进制符号“120”被划分成三个值“I”、“2”和“O”。依次生成与这三个指令值相对应的八比特数据“00001111”、“11111111”和“00000000”作为控制信号的最终值。八比特数据的控制信号通过数字延迟电路214输出到开关17。
[0064]当控制器9输出具有最终值“00001111”(与三进制符号“I”相对应)的控制信号时，格雷码用于控制信号，使得从“00000001”通过“00000011”和“00000111”到“00001111”来生成控制信号。信号“00001111”是最终值。控制信号按照该顺序输入到开关17的控制端中。与控制信号“I”相对应的开关17a-17e闭合。因此，如图12B中所示出的，作为对象的开关17a至17 e依次接通，从而输出电流逐渐增大。
[0065]数字延迟电路214以比特延迟方式来延迟格雷码中的每一个比特，并且随后依次输入到开关单元117a-117e中的控制端(S卩，MOSFET的栅极)中。数字延迟电路214的延迟状态基于从控制器9输出的控制信号的渐变级数来初步确定，以便输出理想的电流输出波形(如图4中所示出的)。因此，如图12C中的实线所示出的，输出电流非常平滑地增大。类似地，输出电流非常平滑地减小。本实施例提供与第一实施例相同或相似的效果。
[0066](其它实施例)
[0067]放大可以等于或大于一倍。或者，放大可以小于一倍。电流驱动器电路基于DSI3标准而安装在发射机上。或者，电流驱动器电路可以基于其它标准而安装在发射机上。此外，电流驱动器电路用于通信。或者，电流驱动器电路可以用于其它目的。
[0068]由具有电阻器18和电容器19的RC延迟电路来提供模拟延迟电路114。作为连接到每个开关17a_17e的RC延迟电路的电路常数的时间常数可以是相同的或彼此不同。或者，延迟电路可以是由恒定电流源和电容器提供的恒定电流延迟电路。
[0069]由控制器9和电流驱动电路10来提供电流驱动器电路。或者，具有延迟单元14(控制信号输入到其中)而没有控制器9的电流驱动电路10可以是电流驱动器电路。
[0070]虽然已经参照本公开内容的实施例来对本公开内容进行了描述，但是要理解的是，本公开内容不限于这些实施例和构造。本公开内容旨在涵盖各种修改和等效布置。此夕卜，虽然有各种组合和配置，但包括更多、更少或仅有单个元件的其它组合和配置也在本公开内容的精神和范围内。
【主权项】
1.一种电流驱动器电路，包括: 电流转换单元(13)，所述电流转换单元包括输入侧晶体管(15)和多个输出侧晶体管(16)，在所述输入侧晶体管中输入预先确定的参考电流，所述多个输出侧晶体管输出与流过所述输入侧晶体管的所述预先确定的参考电流相对应的输出电流，并且所述电流转换单元具有数模转换功能和电流放大功能，所述数模转换功能用于将输入到所述电流转换单元中的数字控制信号转换为模拟信号，并且所述电流放大功能用于根据与所述数字控制信号相对应的放大比例来放大所述参考电流;所述数模转换功能和所述电流放大功能集成到所述电流转换单元中；以及 调整单元(50)，所述调整单元对即将输入到所述多个输出侧晶体管中的所述数字控制?目号进行调整，其中: 当所述调整单元对所述数字控制信号进行调整时，所述电流转换单元改变所述放大比例，以逐渐增加或减小来自所述多个输出侧晶体管的所述输出电流，并且将所述输出电流的转换速率控制在预先确定的范围内。2.根据权利要求1所述的电流驱动器电路，其中: 所述调整单元对所述数字控制信号进行调整，以减小来自所述多个输出侧晶体管的所述输出电流中的高频分量。3.根据权利要求1所述的电流驱动器电路，其中: 所述调整单元对所述数字控制信号进行调整，以逐渐增大或减小所述多个输出侧晶体管的组合的导通状态电阻。4.根据权利要求1所述的电流驱动器电路，还包括: 开关电路(17)，所述开关电路与所述多个输出侧晶体管串联连接，并且根据从所述调整单元输入的所述数字控制信号，在来自所述多个输出侧晶体管的所述输出电流的通电状态与断电状态之间进行切换，其中: 所述调整单元包括控制器(9)，所述控制器使用格雷码来生成所述数字控制信号，并且当所述开关电路在来自所述多个输出侧晶体管的所述输出电流的所述通电状态与所述断电状态之间进行切换时，所述控制器将所述数字控制信号输入到所述开关电路中。5.根据权利要求1所述的电流驱动器电路，还包括: 开关电路(17)，所述开关电路与所述多个输出侧晶体管串联连接，并且根据从所述调整单元输入的所述数字控制信号，在来自所述多个输出侧晶体管的所述输出电流的通电状态与断电状态之间进行切换，其中: 所述调整单元还包括模拟延迟电路(114)，其中当所述开关电路在来自所述多个输出侧晶体管的所述输出电流的所述通电状态与所述断电状态之间进行切换时，所述模拟延迟电路对矩形脉冲信号进行延迟作为所述数字控制信号。6.根据权利要求1所述的电流驱动器电路，还包括: 开关电路(117a_117e)，其中: 所述多个输出侧晶体管中的一个输出侧晶体管包括多个晶体管单兀(116a-116e)，所述多个晶体管单元彼此并联连接； 所述开关电路根据从所述调整单元输入的所述数字控制信号，在来自所述多个晶体管单元的输出电流的通电状态与断电状态之间进行切换；以及 所述调整单元还包括数字延迟电路，所述数字延迟电路以比特延迟方式来对所述数字控制信号进行延迟，并且将所述数字控制信号输入到所述开关电路中。7.根据权利要求4-6中任一项所述的电流驱动器电路，其中: 所述多个输出侧晶体管中的每个输出侧晶体管都包括MOSFET;并且 所述开关电路连接到每个MOSFET的源极侧。
【文档编号】G05F3/26GK105824350SQ201610045195
【公开日】2016年8月3日
【申请日】2016年1月22日
【发明人】绋绘触璐ゆ不, 稻津贤治
【申请人】株式会社电装