一种稳压器电路及rfid芯片的制作方法
【专利摘要】本发明实施例提供一种稳压器电路及RFID芯片，在稳压器电路中，第一支路包括依次串联连接的功率晶体管、参考电压晶体管、使能晶体管和第一下拉晶体管，第二支路包括依次串联连接的驱动晶体管和第二下拉晶体管，并由恒流源为驱动晶体管和第一下拉晶体管、第二下拉晶体管提供偏置电流，驱动晶体管的电流输出端连接至功率晶体管的栅端，这样，电压输出端的电压与参考电压晶体管的栅源电压相关，而通过恒流源控制经过参考电压晶体管的电流保持不变，从而实现参考电压晶体管的栅源电压的稳定。此外，在输出端，采用参考电压与源级跟随器来决定输出电压值，达到降低输出阻抗的目的，无需增加额外的电路，降低了整个电路设计的复杂度。
【专利说明】
一种稳压器电路及RF ID芯片
技术领域
[0001]本发明涉及电子电路设计领域，尤其涉及一种稳压器电路及RFID芯片。
【背景技术】
[0002]无源RFID(Rad1 Frequency Identif icat1n，射频识别)标签芯片，将射频能量转换为电能，无需内置电源，具有体积小、重量轻、成本低一级使用寿命长等优点，广泛应用于银行卡、供应链管理、门禁、公交系统等各大领域中。
[0003]在无源RFID标签芯片中，为了节省芯片面积并降低芯片功耗，数字控制电路主要是由低压器件组成，为了保证数字控制电路部分的供电，通常需要增加低压输出的电源稳压电路(Ldo)，为数字控制电路部分进行供电。
[0004]传统的电源稳压电路主要有片外电容电阻负反馈结构和无片外电容电阻负反馈网络结构，片外电容电阻负反馈结构中，需要与片外电容进行接触连接，不适用于RFID芯片的非接触应用中，而对于无片外电容电阻负反馈结构中，通常需要增加额外的电路模块，来实现电压稳定等性能，增加电路设计的复杂度。
【发明内容】
[0005]本发明提供了一种稳压器电路及RFID芯片，通过控制经过参考电压晶体管的电流来实现稳定输出电压，电路结构简单且易于实现。
[0006]本发明提供了一种稳压器电路，包括第一支路、第二支路、恒流源以及第一电容；其中，
[0007]第一支路包括依次串联连接的功率晶体管、参考电压晶体管、使能晶体管和第一下拉晶体管，第一支路的功率晶体管一端连接电源电压、第一下拉晶体管一端接地，参考电压晶体管的栅端连接参考电压，使能晶体管的栅端连接使能信号；
[0008]第二支路包括依次串联连接的驱动晶体管和第二下拉晶体管，第二支路的驱动晶体管一端连接电源电压、第二下拉晶体管一端接地；
[0009]恒流源分别为驱动晶体管和第一下拉晶体管、第二下拉晶体管提供偏置电流，驱动晶体管的电流输出端连接至功率晶体管的栅端；
[0010]功率晶体管与参考电压晶体管的公共端为电压输出端。
[0011]可选地，恒流源包括:
[0012]为镜像二极管的连接形式的第一晶体管，第一晶体管连接输入电流，并分别为第三晶体管和第四晶体管提供镜像的偏置电流；
[0013]与第三晶体管连接的第七晶体管，由第三晶体管向第七晶体管提供偏置电流；
[0014]与第四晶体管连接的第八晶体管，由第四晶体管向第八晶体管提供偏置电流；
[0015]为镜像二极管的连接形式的第五晶体管，第五晶体管连接第九晶体管，第九晶体管由为镜像二极管的连接形式的第七晶体管提供偏置电流，由第五晶体管向驱动晶体管提供镜像的偏置电流；
[0016]第八晶体管为镜像二极管的连接形式，为第一下拉晶体管和第二下拉晶体管提供镜像的偏置电流。
[0017]可选地，恒流源还包括:
[0018]由第一晶体管提供镜像的偏置电流的第二晶体管；
[0019]串接的第十晶体管和第六晶体管，由第二晶体管向串接的第十晶体管和第六晶体管提供偏置电流；
[0020]与第七晶体管串接的第十一晶体管，由第三晶体管向串接的第七晶体管和第十一晶体管提供偏置电流，串接的第七晶体管和第十一晶体管为镜像二极管的连接形式；
[0021]与第八晶体管串接的第十二晶体管，由第四晶体管向串接的第八晶体管和第十二晶体管提供偏置电流，串接的第八晶体管和第十二晶体管为镜像二极管的连接形式；
[0022]与第九晶体管串接的第十三晶体管，第五晶体管连接依次串接的第十三晶体管和第九晶体管；
[0023]与第二下拉晶体管串接的第十四晶体管，由驱动晶体管向串接的第二下拉晶体管和第十四晶体管提供偏置电流；
[0024]串接的第十晶体管和第六晶体管的栅端分别连接到第二晶体管的电流输出端，分别向第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管的栅端提供偏置电压。
[0025]可选地，在驱动晶体管与第十四晶体管的公共端与电压输出端之间还连接有串接的第一电阻和第二电容。
[0026]可选地，在电压输出端与第九晶体管的栅端之间连接的第三电容。
[0027]此外，本发明还提供了一种RFID芯片，采用上述任一的稳压器电路。本发明实施例提供的稳压器电路及RFID芯片，在稳压器电路中，第一支路包括依次串联连接的功率晶体管、参考电压晶体管、使能晶体管和第一下拉晶体管，第二支路包括依次串联连接的驱动晶体管和第二下拉晶体管，并由恒流源为驱动晶体管和第一下拉晶体管、第二下拉晶体管提供偏置电流，驱动晶体管的电流输出端连接至功率晶体管的栅端，这样，电压输出端的电压与参考电压晶体管的栅源电压相关，而通过恒流源控制经过参考电压晶体管的电流保持不变，从而实现参考电压晶体管的栅源电压的稳定。此外，在输出端，采用参考电压与源级跟随器来决定输出电压值，达到降低输出阻抗的目的，无需增加额外的电路，降低了整个电路设计的复杂度。
【附图说明】
[0028]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0029]图1为根据本发明实施例的稳压器电路的电路结构示意图；
[0030]图2为在不同温度条件下、不同工艺角条件、不同的电源电压时电压输出端的输出电压波形示意图；
[0031]图3为在不同温度条件下、不同工艺角条件、不同的电源电压时、负载电流变化时电压输出端的输出电压波形示意图。
【具体实施方式】
[0032]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0033]本发明实施例提出了一种稳压器电路，参考图1所示，包括第一支路100、第二支路110、恒流源120以及第一电容C2;其中，
[0034]第一支路100包括依次串联连接的功率晶体管Mp、参考电压晶体管Mp7、使能晶体管Mn 12和第一下拉晶体管Mn 11，第一支路100的功率晶体管Mp—端连接电源电压Avdd、第一下拉晶体管Mn 11 一端接地Agnd，参考电压晶体管Mp7的栅端连接参考电压Vref，使能晶体管Mnl2的栅端连接使能信号pdb;
[0035]第二支路110包括依次串联连接的驱动晶体管Mp6和第二下拉晶体管MnlO，第二支路110的驱动晶体管Mp6—端连接电源电压Avdd、第二下拉晶体管一端接地Agnd ；
[0036]恒流源120为驱动晶体管Mp6和第一下拉晶体管Mnl1、第二下拉晶体管MnlO提供偏置电流，驱动晶体管Mp6的电流输出端连接至功率晶体管Mp的栅端；
[0037]功率晶体管Mp与参考电压晶体管Mp7的公共端为电压输出端E。
[0038]在本发明中，电压输出端的电压与参考电压晶体管的栅源电压相关，而通过恒流源控制经过参考电压晶体管的电流保持不变，从而实现参考电压晶体管的栅源电压的稳定。此外，在输出端，采用参考电压与源级跟随器来决定输出电压值，达到降低输出阻抗的目的，无需增加额外的电路，降低了整个电路设计的复杂度。
[0039]为了更好地理解本发明的技术方案和技术效果，以下将结合具体的实施例进行详细的说明。
[0040]在该实施例中，如图1所示，功率晶体管Mp、参考电压晶体管Mp7都为PMOS晶体管，参考电压晶体管Mp7、使能晶体管Mnl2、第一下拉晶体管Mnl I和第二下拉晶体管MnlO都为NMOS晶体管。
[0041]对于第一支路，功率晶体管Mp的源端连接电源电压Avdd、漏端连接参考电压晶体管Mp7的源端，参考电压晶体管Mp7的源端为电压输出端E，输出稳压器电路的电压，参考电压晶体管Mp7的源端连接到使能晶体管M12的漏端，使能晶体管Mnl2的源端连接到第一下拉晶体管Mnll的漏端，第一下拉晶体管Mnll的源端接地。对于第二支路，驱动晶体管Mp6的源端连接电源电压Avdd、漏端连接第二下拉晶体管Mn 1的漏端，第二下拉晶体管Mn 1的源端接地。
[0042]其中，参考电压晶体管Mp7的栅端连接参考电压Vref，使能晶体管Mnl2的栅端连接使能信号pdb，驱动晶体管Mp6的漏端驱动功率晶体管Mp的栅端，驱动晶体管Mp6由恒流源提供偏置电流，第一下拉晶体管Mll和第二下拉晶体管MlO也由恒流源提供偏置电流，恒流源提供的偏置电流的电流值基本是固定的。使能信号Pdb可以为来自控制模块的信号，在需要稳压器电路输出时，使得使能信号Pdb有效，一般其值可以为Avdd，使得使能晶体管Mn 12处于导通状态，参考电压Vref基本保持不变，通常是由带隙基准模块产生。
[0043]这样，在使能信号pdb有效时，由于驱动晶体管Mp6、第一下拉晶体管Mnll和第二下拉晶体管Mn 1的导通电流值固定，而第一下拉晶体管Mn 11、第二下拉晶体管Mn 1的导通电流值与驱动晶体管Mp6、参考电压晶体管Mp7的导通电流值相等，因此流过参考电压晶体管Mp7的电流值也是基本固定不变的，从而保证了参考电压晶体管Mp7的栅源电压Vgs保持固定不变，而电压输出端E的输出电压Vout等于参考电压Vref与Vgs之和，保证了电压输出端的输出电压Vout的稳定性。
[0044]第一电容C2对环路的相位裕度起到了补偿作用，提高环路的稳定性，同时也能提高电路的瞬态响应速度。
[0045]在本发明中，可以采用合适的恒流源分别为驱动晶体管和第一下拉晶体管、第二下拉晶体管提供偏置电流。在该实施例中，恒流源为多级的镜像电流电路提供，参考图1所示，恒流源包括:
[0046]为镜像二极管的连接形式的第一晶体管Mpl，第一晶体管Mpl连接输入电流Ibp，并分别为第三晶体管Mp3和第四晶体管Mp4提供镜像的偏置电流；
[0047]与第三晶体管Mp3连接的第七晶体管Mn4，由第三晶体管Mp3向第七晶体管Mn4提供偏置电流；
[0048]与第四晶体管Mp4连接的第八晶体管Mn6，由第四晶体管Mp4向第八晶体管提供偏置电流Mn6;
[0049]为镜像二极管的连接形式的第五晶体管Mp5，第五晶体管Mp5连接第九晶体管Mn8，第九晶体管MnS由为镜像二极管的连接形式的第七晶体管Mn4提供偏置电流，由第五晶体管Mp5向驱动晶体管Mp6提供镜像的偏置电流；
[0050]第八晶体管Mn6为镜像二极管的连接形式，为第一下拉晶体管MnlO和第二下拉晶体管Mnll提供镜像的偏置电流。
[0051 ] 在实施例中，如图1所示，更优地，恒流源还包括:
[°°52]第二晶体管Mp2，由第一晶体管Mpl向第二晶体管Mp2提供镜像的偏置电流；
[0053]串接的第十晶体管Mnl和第六晶体管Mn2，由第二晶体管Mp2向串接的第十晶体管Mnl和第六晶体管Mn2提供偏置电流；
[0054]与第七晶体管Mn4串接的第^^一晶体管Mn3，由第三晶体管Mp3向串接的第七晶体管Mn4和第^^一晶体管Mn3提供偏置电流，串接的第七晶体管Mn4和第^^一晶体管Mn3为镜像二极管的连接形式；
[°°55]与第八晶体管Mn6串接的第十二晶体管Mn5，由第四晶体管Mp4向串接的第八晶体管Mn6和第十二晶体管Mn5提供偏置电流，串接的第八晶体管Mn6和第十二晶体管Mn5为镜像二极管的连接形式；
[0056]与第九晶体管Mn8串接的第十三晶体管Mn7，第五晶体管Mp5连接依次串接的第十三晶体管Mn7和第九晶体管Mn8;
[0057 ]与第二下拉晶体管Mn 1串接的第十四晶体管Mn9，由驱动晶体管Mp6向串接的第二下拉晶体管Mn 1和第十四晶体管Mn9提供偏置电流；
[0058]串接的第十晶体管MnI和第六晶体管Mn2分别向第^^一晶体管Mn3、第十二晶体管Mn5、第十三晶体管Mn7和第十四晶体管Mn9的栅端提供偏置电压。
[0059]在该优选的实施例中，第一晶体管Mpl、第二晶体管Mp2、第三晶体管Mp3、第四晶体管Mp4和第五晶体管Mp5为PMOS晶体管，第六晶体管Mn2、第七晶体管Mn4、第八晶体管Mn6、第九晶体管Mn8、第十晶体管Mnl、第^^一晶体管Mn3、第十二晶体管Mn5、第十三晶体管Mn7和第十四晶体管Mn9为NMOS晶体管。
[0000]第一晶体管Mpl为镜像二极管的连接形式，第一晶体管Mpl为PMOS晶体管时，即将第一晶体管Mpl的栅端连接到漏端，并且漏端连接输入电流，源端连接电源电压，第一晶体管Mpl的栅端分别连接到第二晶体管Mp2、第三晶体管Mp3、第四晶体管Mp4的栅端，第二晶体管Mp2、第三晶体管Mp3、第四晶体管Mp4的源端连接电源电压，这样，第一晶体管Mpl分别与第二晶体管Mp2、第三晶体管Mp3、第四晶体管Mp4为镜像电流源的电路连接，由第一晶体管Mpl分别向第二晶体管Mp2、第三晶体管Mp3、第四晶体管Mp4提供镜像的偏置电流，从而第二晶体管Mp2、第三晶体管Mp3、第四晶体管Mp4分别输出基本相等的电流。而第二晶体管Mp2的漏端连接串接的第十晶体管Mnl和第六晶体管Mn2，本实施例中，串接的第十晶体管Mnl和第六晶体管Mn2为NMOS晶体管对，第十晶体管Mnl的源端连接第六晶体管Mn2的漏端，第六晶体管Mn2的源端接地，这样，在第二晶体管Mp2连接串接的第十晶体管Mn I和第六晶体管Mn2的支路中，第二晶体管Mp2输出的电流向串接的第十晶体管Mn I和第六晶体管Mn2提供偏置电流；同第二晶体管Mp2连接串接的第十晶体管Mn I和第六晶体管Mn2的支路，第三晶体管Mp3连接串接的第i^一晶体管Mn3和第七晶体管Mn4，第四晶体管Mp4连接串接的第十二晶体管Mn5和第八晶体管Mn6。
[0061]第五晶体管Mp5也为镜像二极管的连接形式，第五晶体管Mp5为PMOS晶体管时，SP将第五晶体管Mp5的栅端连接到漏端，并且漏端连接输入电流，源端连接电源电压，第五晶体管Mp5的栅端连接到驱动晶体管Mp6的栅端，与驱动晶体管形成镜像电流源的电路连接，为驱动晶体管Mp 6提供镜像的偏置电流，同第二晶体管Mp 2连接串接的第十晶体管Mn I和第六晶体管M η 2的支路，第五晶体管M P 5的漏端连接串接的第十三晶体管M η 7和第九晶体管Μη8。驱动晶体管Μρ6输出的电流基本与第五晶体管所在支路的偏置电流相同。同第二晶体管Μρ2连接串接的第十晶体管Mnl和第六晶体管Μη2的支路，驱动晶体管Μρ6的漏端连接串接的第十四晶体管Μη9和第一下拉晶体管Mn 1。
[0062]此外，串接的第十晶体管Mnl和第六晶体管Μη2的栅端分别连接到第二晶体管Μρ2的电流输出端，分别向第i^一晶体管Mn3、第十二晶体管Mn5、第十三晶体管Mn7和第十四晶体管Mn9的栅端提供偏置电压，本实施例中，第二晶体管Mp2的电流输出端为漏端；串接的第
i^一晶体管Mn3和第七晶体管Mn4为镜像二极管的连接形式，并由第七晶体管Mn4为第九晶体管MnS提供镜像的偏置电流，在本实施例的具体连接中，即将第七晶体管Mn4的栅端连接到第三晶体管Mp3的电流输出端，也即第十一晶体管Mn3的漏端，这样，为第九晶体管MnS提供镜像的偏置电流与第四晶体管Mp4输出的电流基本相同；同样地，串接的第十二晶体管Mn5和第八晶体管Mn6也为镜像二极管的连接形式，并由第八晶体管Mn6为第一下拉晶体管Mnl I和第二下拉晶体管MnlO提供镜像的偏置电流，这样，为第一下拉晶体管Mnl I和第二下拉晶体管MnlO提供镜像的偏置电流与第三晶体管Mp3输出的电流基本相同，而驱动晶体管Mp6的偏置电流与第五晶体管Mp5的偏置电流为镜像电流，而输入电流Ibp为相对稳定的偏置电流，使得驱动晶体管Mp6、第一下拉晶体管Mn 11和第二下拉晶体管Mn 1导通的电流值固定，而且第一下拉晶体管Mnl I和第二下拉晶体管MnlO与驱动晶体管Mp6、参考晶体管Mp7导通电流值基本相等，那么，经过参考晶体管Mp7电流值也基本是固定不变的，从而保证了参考晶体管Mp7的栅源电压Vgs保持稳定，进而保证整个稳压器电路的输出电压Vout的稳定性。
[0063]在该优选的实施例中，上述这些串接的晶体管有助于进一步提尚镜像电流准确性，进而保证向第一下拉晶体管Mnll、第二下拉晶体管MnlO及驱动晶体管Mp6提供基本相同的偏置电流。
[0064]此外，在驱动晶体管Mp6与第十四晶体管Mn9的公共端与电压输出端E之间还连接有串接的第一电阻R和第二电容Cl，以及进一步地，在电压输出端E与第九晶体管Mn8的栅端之间连接的第三电容C3。第二电容Cl对环路的相位裕度起到了补偿作用，提高环路的稳定性，同时也能提高电路的瞬态响应速度。
[0065]第三电容C3主要是为了进一步提高稳压器电路的瞬态响应速度，其工作原理为，在输出负载增大时，功率晶体管Mp栅端电压不能突变，使得输出电压Vout降低，由于第三电容C3的交流耦合作用，使得第九晶体管MnS的栅端电压降低，进而驱动晶体管Mp6的导通电流随之降低，同时，由于输出电压Vout降低，而参考电压Vref保持不变，参考晶体管Mp7的导通电流会随之降低，而第一下拉晶体管Mll和第二下拉晶体管MlO电流保持不变，因此，参考晶体管Mp7的栅源电压会由于电流的不平衡而降低，对输出电压Vout的降低起到一定的补偿作用。同样的道理，在输出负载减小时，会对输出电压Vout的上升起到缓解作用，由此来提高输出电压由于负载变化时整个瞬态响应的速度。
[0066]参考图2所示，为不同参数变化时电压输出端的输出电压的仿真波形示意图，变化的参数包括不同温度、不同工艺角和不同电源电压，其中，温度分别为-40°(:、25°(:、85°(:，电源电压分别为1.8V、3.3V和5V情况下的输出电压的仿真波形示意图，从图示中可以看到，输出电压控制在1.49V到1.64V之间，输出电压在1.5V ± 1 %的范围内，符合设计指标中输出电压的变化范围的要求。
[0067]参考图3所示，为不同参数变化时随负载电流变化的输出电压的仿真波形示意图，变化的参数包括不同温度、不同工艺角和不同电源电压，其中，温度分别为-40°C、25°C、85°C，电源电压分别为1.8V、3.3V和5V，负载电流在50uA到15mA范围内变化，上升和下降时间为10ns，负载电容为lOOpF。从仿真示意图中可以看到，在负载突变的最坏情况下，输出电压也可以在2us的时间内达到稳定值，能够符合设计指标及工程应用的要求。
[0068]以上对本发明实施例的稳压器电路进行了描述，该稳压器电路尤其适合于在RFID芯片中的应用，为数字控制电路部分提供稳定的供电电压。
[0069]需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
【主权项】
1.一种稳压器电路，其特征在于，包括第一支路、第二支路、恒流源以及第一电容；其中， 第一支路包括依次串联连接的功率晶体管、参考电压晶体管、使能晶体管和第一下拉晶体管，第一支路的功率晶体管一端连接电源电压、第一下拉晶体管一端接地，参考电压晶体管的栅端连接参考电压，使能晶体管的栅端连接使能信号； 第二支路包括依次串联连接的驱动晶体管和第二下拉晶体管，第二支路的驱动晶体管一端连接电源电压、第二下拉晶体管一端接地； 恒流源分别为驱动晶体管和第一下拉晶体管、第二下拉晶体管提供偏置电流，驱动晶体管的电流输出端连接至功率晶体管的栅端； 功率晶体管与参考电压晶体管的公共端为电压输出端。2.根据权利要求1所述的稳压器电路，其特征在于，恒流源包括: 为镜像二极管的连接形式的第一晶体管，第一晶体管连接输入电流，并分别为第三晶体管和第四晶体管提供镜像的偏置电流； 与第三晶体管连接的第七晶体管，由第三晶体管向第七晶体管提供偏置电流； 与第四晶体管连接的第八晶体管，由第四晶体管向第八晶体管提供偏置电流； 为镜像二极管的连接形式的第五晶体管，第五晶体管连接第九晶体管，第九晶体管由为镜像二极管的连接形式的第七晶体管提供偏置电流，由第五晶体管向驱动晶体管提供镜像的偏置电流； 第八晶体管为镜像二极管的连接形式，为第一下拉晶体管和第二下拉晶体管提供镜像的偏置电流。3.根据权利要求2所述的稳压器电路，恒流源还包括: 由第一晶体管提供镜像的偏置电流的第二晶体管； 串接的第十晶体管和第六晶体管，由第二晶体管向串接的第十晶体管和第六晶体管提供偏置电流； 与第七晶体管串接的第十一晶体管，由第三晶体管向串接的第七晶体管和第十一晶体管提供偏置电流，串接的第七晶体管和第十一晶体管为镜像二极管的连接形式； 与第八晶体管串接的第十二晶体管，由第四晶体管向串接的第八晶体管和第十二晶体管提供偏置电流，串接的第八晶体管和第十二晶体管为镜像二极管的连接形式； 与第九晶体管串接的第十三晶体管，第五晶体管连接依次串接的第十三晶体管和第九晶体管； 与第二下拉晶体管串接的第十四晶体管，由驱动晶体管向串接的第二下拉晶体管和第十四晶体管提供偏置电流； 串接的第十晶体管和第六晶体管的栅端分别连接到第二晶体管的电流输出端，分别向第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管的栅端提供偏置电压。4.根据权利要求3所述的稳压器电路，其特征在于，在驱动晶体管与第十四晶体管的公共端与电压输出端之间还连接有串接的第一电阻和第二电容。5.根据权利要求3或4所述的稳压器电路，其特征在于，在电压输出端与第九晶体管的栅端之间连接的第三电容。6.—种RFID芯片，其特征在于，包括如权利要求1-5中任一项所述的稳压器电路。
【文档编号】G05F1/56GK106094957SQ201610715418
【公开日】2016年11月9日
【申请日】2016年8月24日
【发明人】易志中, 陈文强
【申请人】泰利美信（苏州）医疗科技有限公司