一种用于射频电路的低功耗LDO电路的制造方法与工艺

本发明属于电源管理芯片技术领域，更具体地，涉及一种用于射频电路的低压差低功耗的线性稳压器电路(LowDropoutRegulator，LDO)。

背景技术：
在当代移动电子设备中，电源管理芯片(PowerManagementIC，PMIC)正扮演着愈发重要的角色，而低压线性稳压器LDO作为PMIC中重要的一环，正朝着低功耗、高集成、高性能的方向演进。特别是在射频电路(RadioFrequency，RF)中，由于其对于噪声的高敏感度，进而对LDO电路提出了更高的要求。目前传统的LDO电路中，需要在输出端外挂大的负载电容(通常为1μF～4.7μF)来实现环路稳定性及输出端的良好瞬时响应，但如此大的电容无法集成于片上。为了实现高集成度、低成本及小面积，全片上电容的LDO电路被开发出来(片上电容通常在100pf)，但由于负载电容的变化，环路的主极点不再位于输出端而发生迁移。另一方面，随着集成电路工艺的演进，模拟电路晶体管的特征尺寸也在逐步减小，这一现象带来了更低的功耗，但同时单个晶体管所能提供的增益也在下降，当这样的先进工艺被模拟电路所采用时，为了满足良好输出特性所要求的高环路增益将使得电路结构更为复杂，同时由于寄生电容的影响已不可以忽略，电路的环路稳定性变得难以控制。因而电路需要新的补偿手段来改善电路的稳定性及瞬时响应。在传统的LDO电路中，通常使用一个大的负载电容来创造一个主极点，同时在输出端的MOS管(通常是PMOS)的栅极与漏极间插入一个小的电容实现极点分离以增强稳定性。有时也可以在输出端连接ESR(equivalentseriesresistor)来创造一个零点以提高稳定性。但当电路采用片上负载电容时，环路的极点移动至功率调整管的栅极，传统的补偿方式不再适用。

技术实现要素：
为了克服传统LDO结构在应用到全片上负载电容和先进工艺制程上所面临的困境(例如90nm工艺下，单个MOSFET所提供的增益小于25dB，为了获得至少60dB的DC增益，电路需要三级放大)，本发明设计了一种前向的高速结构及零极点追踪技术以实现全片上电容LDO电路的环路稳定性和输出表现。本发明提供了一种用于射频电路的低功耗LDO电路，包括误差放大器Gm，第一PMOS管Mp，第一电阻Rf1，第二电阻Rf2，第一电容CL，所述第一PMOS管Mp的栅极连接至所述误差放大器Gm的输出端，所述第一PMOS管Mp的源极连接电源Vdd，所述第一PMOS管Mp的漏极通过依次串联连接的所述第一电阻Rf1和所述第二电阻Rf2接地，所述第一PMOS管Mp的漏极还通过所述第一电容CL接地；所述误差放大器Gm的电源端连接至所述电源Vdd，所述误差放大器Gm的反相输入端连接参考电压Vref，所述误差放大器Gm的正相输入端连接至所述第一电阻Rf1和所述第二电阻Rf2的串联连接端；其特征在于，所述低功耗LDO电路还包括：一端连接所述电源Vdd，另一端与所述误差放大器Gm的输出端和所述第一PMOS管Mp的栅极均连接的补偿单元，以及连接在所述误差放大器Gm的输出端与所述第一PMOS管Mp的漏极之间的前馈通路；所述前馈通路用于建立一条高频的高带宽低增益通路，用以拓宽环路带宽以改善电路在高频区间的响应，同时补偿电路原有的复杂零极点分布；所述补偿单元用于在电路内部建立一个等效ESR，以规避传统外部ESR所造成的高频响应衰减。此ESR用以产生额外的零极点对以改善环路的稳定性。更进一步地，所述补偿单元包括补偿电容Cc和开关管Mc，所述开关管Mc的第一端作为所述补偿单元的一端，所述补偿电容Cc的一端连接至所述开关管Mc的第二端，所述补偿电容Cc的另一端和所述开关管Mc的控制端作为所述补偿单元的另一端；且所述开关管Mc的控制端用于控制第一端与第二端之间的导通。更进一步地，所述开关管Mc为偏置在线性区的MOSFET。更进一步地，所述前馈通路包括：连接在所述误差放大器Gm的输出端与所述第一PMOS管Mp的漏极之间的高增益模块，以及与所述高增益模块并联连接的高速模块；所述高增益模块用于提升环路的DC增益，所述高速模块用于控制环路高频信号并生成一个高频通路用以补偿非主极点。更进一步地，所述高增益模块包括依次串联连接的多级放大器，所述高速模块包括依次串联连接的多级放大器，且所述高增益模块中放大器的级数与所高速模块中放大器的级数相等。更进一步地，所述高增益模块包括依次串联连接的放大器Gm2和放大器Gm3，所述高速模块包括依次串联连接的放大器Gmf1和放大器Gmf2，且放大器Gmf1和放大器Gmf2的极性为负极性。更进一步地，所述误差放大器Gm采用包括NMOS输入对的对称OTA结构。与现有技术相比，本发明具有以下几个显著特点：(1)全片上电容的设计：传统的LDO电路为保证稳定性及瞬态响应，通常需要在输出端外挂巨大的输出电容作为负载，这将占据大量的PCB面积，造成较高的成本，不符合高集成、低成本的趋势。而本发明摒弃了传统的外挂电容，选用了pF级的负载电容，可以被集成在SoC上，大大降低了成本和芯片面积，同时采用了创新性的前馈补偿和零极点追踪技术，以弥补片上电容所带来的系统稳定性变差和瞬态响应下降。(2)由于本发明的这种结构可以采用了先进工艺制成，本发明具有非常低的静态功耗，电路效率很高。同时，针对射频应用，本发明能够在高频端仍然拥有良好的PSR表现，系统噪声非常低，适用于VCO、PLL等对噪声敏感的射频电路。附图说明图1为本发明实施例提供的一种用于射频电路的低功耗LDO电路的结构图；图2为现有技术提供的一种典型的全片上LDO的结构示意图；图3为全片上LDO的零极点分布；图4为LDO的等效模块图；图5为前馈补偿的结构图；图6为本发明的等效小信号模型；图7为具有前馈补偿LDO的零极点分布；图8为零极点追踪补偿的结构；图9为本发明的晶体管结构；图10为轻负载时本发明的频率响应；其中(a)为增益响应，(b)为相位响应；图11为针对负载变化的瞬态响应；其中(a)为输出电压瞬时响应，(b)为负载电流从0到30mA的瞬时变化；图12为针对电压的开关响应；其中(a)为输出电压瞬时响应，(b)为VDD的开关变化；图13为本发明的PSR响应。具体实施方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。图1示出了本发明实施例提供的一种用于射频电路的低功耗LDO电路，包括误差放大器Gm，第一PMOS管Mp，第一电阻Rf1，第二电阻Rf2，第一电容CL，第一PMOS管Mp的栅极连接至误差放大器Gm的输出端，第一PMOS管Mp的源极连接电源Vdd，第一PMOS管Mp的漏极通过依次串联连接的第一电阻Rf1和第二电阻Rf2接地，第一PMOS管Mp的漏极还通过第一电容CL接地；误差放大器Gm的电源端连接至电源Vdd，误差放大器Gm的反相输入端连接参考电压Vref，误差放大器Gm的正相输入端连接至第一电阻Rf1和第二电阻Rf2的串联连接端；低功耗LDO电路还包括：一端连接电源Vdd，另一端与误差放大器Gm的输出端和第一PMOS管Mp的栅极均连接的补偿单元，以及连接在误差放大器Gm的输出端与第一PMOS管Mp的漏极之间的前馈通路；前馈通路用于产生一条至输出端的高频通路以改善电路高频响应。此通路的GBW高于原环路的GBW，但增益远低，此前馈通路的p-3dB频率被设置为与原环路的第二非主极点频率近似，相当于产生了一个零点，当两个环路叠加时，稳定性得到改善同时带宽得到了拓宽；补偿单元相当于将传统LDO设计中采用的外部ESR补偿挪到了电路内部，实现了全片上的设计，同时规避了传统ESR对于LDO高频响应的衰减效果。本发明采用了全片上集成电容的设计，能够显著减少芯片所占面积。同时，由于其独特的结构设计，能够实现在高频段的高电源抑制比PSRR(PowerSupplyRejectionR...