一种低噪声低压差线性稳压器的制作方法

本发明涉及集成芯片技术领域，尤其涉及的是一种低噪声低压差线性稳压器。

背景技术：

低压差线性稳压器，简称ldo（lowdropoutvoltage），由于其转换效率高、体积小、低噪声、外接元件少、价格低的特点，在由电池提供电源的便携式系统以及通讯相关的电子产品上，均被大量的使用。随着便携式电子设备信号处理频率的不断提高和电源电压的持续降低，电源噪声对电子设备的影响越来越大。由于ldo的输出噪声将直接转为负载电路的电源噪声，因此设计低噪声ldo成为目前ldo的一个重要的发展方向。常规的低压差稳压器在负载电流发生较大变化时性能不稳定，同时零极点的移动也会使电路的功耗增加。

技术实现要素：

本发明的目的是为了解决现有技术中低压差线性稳压器噪声高、功耗高的问题，提供了一种更低功耗的低噪声低压差线性稳压器。

本发明提供了一种低噪声低压差线性稳压器，包括基准电压产生电路、误差放大器、分压反馈电路、功率管和外接电容，所述基准电压产生电路的输出端连接误差放大器的反向输入端，误差放大器的正向输入端连接分压反馈电路的输出反馈电压vfb，误差放大器的输出端连接功率管的控制端，从而通过控制功率管得到输出电压vout。

所述基准电压产生电路包括：第一pmos管，第二pmos管，第三pmos管，第四pmos管，第一nmos管，第二nmos管，第三nmos管，第一电容，第二电容，第一电阻，第二电阻，第三电阻，第四电阻，第一三极管，第二三极管；所述第一pmos管和第二pmos管的源极连接输入端电压vin，所述第一pmos管和第二pmos管的栅极相连接，所述第一pmos管的漏极连接第三pmos管和第四pmos管的源极，所述第三pmos管的漏极连接第一nmos管的漏极，所述第四pmos管的漏极连接第二nmos管的漏极，所述第一nmos管的栅极和第二nmos管的栅极连接并连接第三pmos管的漏极，所述第一nmos管和第二nmos管的源极接地，所述第二pmos管的漏极连接第三nmos管的漏极，所述第三nmos管的源极接地，所述第三nmos管的栅极连接第二nmos管的漏极并通过第一电容连接第三nmos管的漏极，所述第一电阻和第二电阻的一端分别连接第二pmos管的漏极，所述第一电阻另一端连接第四pmos管的栅极和第一三极管的发射极，所述第二电阻的另一端连接第三pmos管的栅极和第三电阻的一端，第三电阻的另一端连接第二三极管的发射极，所述第一三极管、第二三极管的集电极和基极均接地，所述第一三极管、第二三极管均为pnp管；所述第四电阻的一端连接第二pmos管的漏极，另一端连接误差放大器的反向输入端并通过第二电容接地；所述分压反馈电路包括第五电阻和第六电阻；所述功率管为第五pmos管，所述误差放大器的输出端连接第五pmos管的栅极，所述第五pmos管的源极连接输入电压vin，漏极连接第五电阻的一端，第五电阻的另一端连接误差放大器的正向输入端和第六电阻的一端，所述第六电阻的另一端接地；所述第五pmos管的漏极电压即为输出电压vout，所述第五pmos管的漏极通过外接电容接地。

本发明所提供的一种低噪声低压差线性稳压器，有效地解决了现有技术中低压差线性稳压器噪声高、功耗高的问题，在传统低压差线性稳压器的基础上进行改进，降低了功耗，并且具有更低的噪声。

附图说明

图1为本发明提供的一种低噪声低压差线性稳压器电路结构示意图。

图2为采用本发明的低压差线性稳压器后基准电压产生电路输出端和输出电压电源抑制比变化曲线。

图3为采用本发明的低压差线性稳压器后静态电流随输入电压的变化曲线。

具体实施方式

本发明提供了一种低噪声低压差线性稳压器，为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如1图所示，一种低噪声低压差线性稳压器，包括基准电压产生电路、误差放大器op1、分压反馈电路、功率管和外接电容c3，所述基准电压产生电路的输出端连接误差放大器op1的反向输入端，误差放大器op1的正向输入端连接分压反馈电路的输出反馈电压vfb，误差放大器op1的输出端连接功率管的控制端，从而通过控制功率管得到输出电压vout。

所述基准电压产生电路包括：第一pmos管m1，第二pmos管m2，第三pmos管m3，第四pmos管m4，第一nmos管n1，第二nmos管n2，第三nmos管n3，第一电容c1，第二电容c2，第一电阻r1，第二电阻r2，第三电阻r3，第四电阻r4，第一三极管q1，第二三极管q2；所述第一pmos管m1和第二pmos管m2的源极连接输入端电压vin，所述第一pmos管m1和第二pmos管m2的栅极相连接，所述第一pmos管m1的漏极连接第三pmos管m3和第四pmos管m4的源极，所述第三pmos管m3的漏极连接第一nmos管n1的漏极，所述第四pmos管m4的漏极连接第二nmos管n2的漏极，所述第一nmos管n1的栅极和第二nmos管n2的栅极连接并连接第三pmos管m3的漏极，所述第一nmos管n1和第二nmos管n2的源极接地，所述第二pmos管m2的漏极连接第三nmos管n3的漏极，所述第三nmos管n3的源极接地，所述第三nmos管n3的栅极连接第二nmos管n2的漏极并通过第一电容c1连接第三nmos管n3的漏极，所述第一电阻r1和第二电阻r2的一端分别连接第二pmos管m2的漏极，所述第一电阻r1另一端连接第四pmos管m4的栅极和第一三极管q1的发射极，所述第二电阻r2的另一端连接第三pmos管m3的栅极和第三电阻r3的一端，第三电阻r3的另一端连接第二三极管q2的发射极，所述第一三极管q1、第二三极管q2的集电极和基极均接地，所述第一三极管q1、第二三极管q2均为pnp管；所述第四电阻r4的一端连接第二pmos管m2的漏极，另一端连接误差放大器op1的反向输入端并通过第二电容c2接地；所述分压反馈电路包括第五电阻r5和第六电阻r6；所述功率管为第五pmos管mp，所述误差放大器op1的输出端连接第五pmos管mp的栅极，所述第五pmos管mp的源极连接输入电压vin，漏极连接第五电阻r5的一端，第五电阻r5的另一端连接误差放大器op1的正向输入端和第六电阻r6的一端，所述第六电阻r6的另一端接地；所述第五pmos管mp的漏极电压即为输出电压vout，所述第五pmos管mp的漏极通过外接电容c3接地。

在上述电路启动后，基准电压快速建立，随着输入电压的升高，输出电压也随之升高，当输出即将达到规定值时，由分压反馈电路产生反馈电压也接近于基准电压，误差放大器将反馈电压与基准电压之间的误差进行放大，再经过功率管放大到输出端，从而形成负反馈，保证了输出电压稳定在设定值。在基准电压输出端增加的滤波电路进一步降低了高频噪声。

仿真结果如图2、图3所示。图2为采用本发明的低压差线性稳压器后基准电压产生电路输出端和输出电压电源抑制比变化曲线。由图中可以看出，在10khz处，输出端的psrr仅为-70db；在1mhz处，输出端的psrr仅为-47db。图3为采用本发明的低压差线性稳压器后静态电流随输入电压的变化曲线。由图3可以看出，当输入电压增加到1.5v时，静态电流达到最大，仅为538na。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。