本发明涉及基准电压源电路系统的设计，尤其涉及的是，一种抗强电磁干扰的基准电压源的设计。
背景技术：
基准电压源的工作需要极高的稳定性，而复杂多变的工作环境却对其稳定性造成很大的影响。电磁干扰会引起基准电压源电路敏感节点发生直流偏移误差，进而影响基准电压源的正常工作。虽然电磁干扰对基准电压源的稳定性影响很大，但抗电磁干扰在目前的基准电压源设计中很少考虑。可见，基准电压源电路结构有待进一步优化及改进，以使其具备更高的精度，更低的功耗以及更强的抗干扰能力。
技术实现要素：
本发明所要解决的技术问题是提供一种抗强电磁干扰的基准电压源。
本发明的技术方案如下：一种抗强电磁干扰的基准电压源包括1号至12号mos管，1号至3号电容，基准电压输出端口。其中，10号mos管、11号mos管及12号mos管连接并构成启动电路，为基准电压源电路提供工作启动电流。4号至9号mos管，2号电容共同构成偏置补偿电路，保证基准电压源电路正常稳定无失真的工作。1号电容及3号电容用于屏蔽外界强电磁干扰。1号电容为去耦合滤波电容，对外界高频电磁干扰进行滤波。3号电容将电磁干扰信号耦合到3号mos管的栅极，并使3号mos管的柵源极电压始终保持为常量，以屏蔽外界电磁干扰对电路的影响。1号mos管与2号mos管以自级联方式连接，并与4号mos管和5号mos管共同构成基准电压源核心电路。通过电路设计及参数配置，1号mos管及2号mos管工作于零温度系数点，外界温度变化不影响电路输出的稳定性及精准度。1号mos管的柵源极电压作为基准电压，并通过端口输出。
一种抗强电磁干扰的基准电压源中，3号mos管的源极连接电源，3号mos管的栅极连接6号mos管的栅极，3号mos管的漏极连接2号mos管的漏极。2号mos管的漏极连接2号mos管的栅极，2号mos管的栅极连接基准电压输出端口，2号mos管的源极连接1号mos管的漏极。1号mos管的漏极连接4号mos管的源极，1号mos管的栅极连接2号mos管的栅极，1号mos管的源极接地。1号电容的上端连接基准电压输出端口，1号电容的下端接地。6号mos管的源极连接电源，6号mos管的栅极连接7号mos管的栅极，6号mos管的漏极连接4号mos管的漏极。4号mos管的栅极连接4号mos管的漏极，4号mos管的源极连接2号mos管的源极。7号mos管的源极连接6号mos管的源极，7号mos管的栅极连接3号mos管的栅极，7号mos管的漏极连接5号mos管的漏极。5号mos管的栅极连接4号mos管的栅极，5号mos管的源极接地。2号电容的上端连接5号mos管的漏极，2号电容的下端接地。8号mos管的源极连接电源，8号mos管的栅极连接7号mos管的栅极，8号mos管的漏极连接9号mos管的漏极。9号mos管的栅极连接2号电容的上端，9号mos管的源极接地。3号电容的上端连接电源，3号电容的下端连接3号mos管的栅极。10号mos管的漏极连接9号mos管的漏极，10号mos管的栅极连接11号mos管的漏极，10号mos管的源极接地。12号mos管的源极连接电源，12号mos管的栅极接地，12号mos管的漏极连接11号mos管的漏极。11号mos管的栅极连接4号mos管的漏极，11号mos管的源极接地。
本发明提供了一种抗外界强电磁干扰的基准电压源，在电磁干扰环境下依然能够精准稳定的输出基准电压。本发明采用全mos结构产生基准电压，不采用电阻，有效降低了功耗。本发明通过电路设计及参数配置，使输出部分mos管工作于零温度系数点，以抑制温度变化引起的温漂效应，从而避免了采用复杂的差分运算放大器进行温度正负比例电压叠加，进一步简化了电路结构，降低了功耗。
附图说明
图1为本发明的电路结构图。
具体实施方式
为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。本说明书及其附图中给出了本发明的较佳的实施例，但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当某一元件固定于另一个元件，包括将该元件直接固定于该另一个元件，或者将该元件通过至少一个居中的其它元件固定于该另一个元件。当一个元件连接另一个元件，包括将该元件直接连接到该另一个元件，或者将该元件通过至少一个居中的其它元件连接到该另一个元件。
如图1所示，本发明包括mos管m1至m12，电容c1至c3，基准电压输出端口vref。其中，mos管m10、mos管m11及mos管m12连接并构成启动电路，为基准电压源电路提供工作启动电流。mos管m4至m9，电容c2共同构成偏置补偿电路，保证基准电压源电路正常稳定无失真的工作。电容c1及电容c3用于屏蔽外界强电磁干扰。电容c1为去耦合滤波电容，对外界高频电磁干扰进行滤波。电容c3将电磁干扰信号耦合到mos管m3的栅极，并使mos管m3的柵源极电压始终保持为常量，以屏蔽外界电磁干扰对电路的影响。mos管m1与mos管m2以自级联方式连接，并与mos管m4和mos管m5共同构成基准电压源核心电路。通过电路设计及参数配置，mos管m1及mos管m2工作于零温度系数点，外界温度变化不影响电路输出的稳定性及精准度。mos管m1的柵源极电压作为基准电压，并通过端口vref输出。
如图1所示，mos管m3的源极连接电源vdd，mos管m3的栅极连接mos管m6的栅极，mos管m3的漏极连接mos管m2的漏极。mos管m2的漏极连接mos管m2的栅极，mos管m2的栅极连接基准电压输出端口vref，mos管m2的源极连接mos管m1的漏极。mos管m1的漏极连接mos管m4的源极，mos管m1的栅极连接mos管m2的栅极，mos管m1的源极接地。电容c1的上端连接基准电压输出端口vref，电容c1的下端接地。mos管m6的源极连接电源vdd，mos管m6的栅极连接mos管m7的栅极，mos管m6的漏极连接mos管m4的漏极。mos管m4的栅极连接mos管m4的漏极，mos管m4的源极连接mos管m2的源极。mos管m7的源极连接mos管m6的源极，mos管m7的栅极连接mos管m3的栅极，mos管m7的漏极连接mos管m5的漏极。mos管m5的栅极连接mos管m4的栅极，mos管m5的源极接地。电容c2的上端连接mos管m5的漏极，电容c2的下端接地。mos管m8的源极连接电源vdd，mos管m8的栅极连接mos管m7的栅极，mos管m8的漏极连接mos管m9的漏极。mos管m9的栅极连接电容c2的上端，mos管m9的源极接地。电容c3的上端连接电源vdd，电容c3的下端连接mos管m3的栅极。mos管m10的漏极连接mos管m9的漏极，mos管m10的栅极连接mos管m11的漏极，mos管m10的源极接地。mos管m12的源极连接电源vdd，mos管m12的栅极接地，mos管m12的漏极连接mos管m11的漏极。mos管m11的栅极连接mos管m4的漏极，mos管m11的源极接地。
一种抗强电磁干扰的基准电压源基于130nmcmos工艺设计，芯片占用面积为0.0075mm2。电路中mos管的尺寸单位为微米，m1的宽长比为8:20，m2的宽长比为296:480，m4的宽长比为28:4，m5及m9的宽长比为4:4，m3、m6、m7及m8的宽长比为12:4，m10、m11及m12的宽长比为0.3:20。电容c1为1.5uf，电容c2为7uf，电容c3为40uf。电源电压为1.2v，输出基准电压为400mv，电路功耗为10.3uw。500khz工作频率下，输出电压电源抑制比为-30db。-55℃至125℃范围内，输出电压温度影响系数为146ppm/℃。
需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明其所附权利要求的保护范围。