专利名称：24点阵显示处理芯片的制作方法
技术领域：
本实用新型涉及一种集成电路芯片，特别是指一种24点阵显示处理芯片。
技术背景随着计算机技术的飞速发展，计算机已广泛应用于各行各业，由于各行业的特点，往往不同的行业对硬件的要求都不一样，如应用于银行、税务等部门的显示终端对汉字显示、透明刷新有较高的要求，以往的显示终端为满足这些行业的要求，一般采用多块显示控制芯片组合来达到目的，但这样一方面提高了显示终端的成本，另一方面也降低了终端的安全性、可靠性。
发明内容
本实用新型的目的在于克服现有技术之不足而提供一种集成度高、功能强大的24点阵显示处理芯片。
为实现上述目的，本实用新型包括XT键盘接口控制单元，用于将来自键盘的串行数据转换成并行数据并输出给CPU；字库访问地址单元，用于将从系统输入的需访问的字符代码转换成字库芯片的绝对地址并输出到字库芯片；DRAM透明刷新控制单元，用于CPU在不干扰屏幕正常显示的情况下，完成对位显存DRAM的读写访问；
显示点阵转换属性合成控制单元，用于将一个字符时钟内从显存读入的12个点数据转换成串行的点数据，接着在点频的驱动下，一位位打出，经过显示属性、光标位置和显示使能合成之后，生成视频输出信号；并行打印控制单元，用于对CPU发出的IO片选信号进行二级译码，分别输出并行打印控制口、并行打印数据口和并行打印状态口的地址信号。
本实用新型由于采用了上述部件构成，它具有集成度高、功能强大的特点。
以下结合附图对本实用新型作进一步的详细描述。
附图1为本实用新型的结构框图。
附图2为本实用新型的引脚排列图。
附图3为本实用新型的键盘模块电路图。
附图4为本实用新型的时钟模块电路图。
附图5为本实用新型的显示模块电路图。
附图6为本实用新型的字库访问模块电路图。
具体实施方式
参见图1，本实用新型包括XT键盘接口控制单元、字库访问地址控制单元、显示DRAM透明刷新控制、显示点阵转换属性合成控制、并行打印口控制。所述XT键盘接口控制单元将来自键盘的串行数据，转换成并行数据并输出给CPU，一帧键盘数据9位，1位起始位，8位数据位，起始位在前，高电平有效，移位输出后作为键盘数据接收中断信号通知CPU将数据取走；字库访问地址控制单元，系统将需访问的字符代码输入到该控制单元，由该控制单元将代码转换成访问字库芯片的绝对地址CGA[15..0]输出到字库芯片，本控制单元可实现对两种字库的访问，当访问GB2312字库时，字符的代码由两个7位的字节组成，BIT15用于存放汉字显示的左右半信息，0表示左半，1表示右半，字库地址与代码用算法转换；访问GB13000GBK大字库时，字符的代码由两个8位的字节组成，字库地址与代码成线性对应关系。显示DRAM透明刷新控制单元，DRAM的透明刷新即指CPU在不干扰屏幕正常显示的情况下完成对位显存DRAM的读写访问，DRAM是屏幕显示点的数据存放空间，它一方面要显示控制器CRTC6445不断地扫描读出送屏幕显示，另一方面又要不时被CPU访问，进行数据内容的改写刷新。因此为协调好CPU与CRTC6445两者访问的关系，避免发生读写冲突，该控制单元专门设计了DRAM的CPU读写时序，使CPU只在字符时钟的低半周才能对DRAM进行读写，而字符时钟的高半周留给CRTC6445扫描显示，最终实现DRAM的透明刷新。显示点阵转换属性合成控制单元，此控制单元将一个字符时钟从显存读入并行的12个点数据(即半个汉字转换成串行的点数据，接着在点频的驱动下，一位位打出，经过显示属性(4级灰度、反视、闪烁)、光标位置和显示使能合成之后，生成三位数字视频信号，输出到芯片管脚上。并行打印口控制单元，该单元对CPU发出的IO片选信号进行二级译码，分别产生并行打印控制口、并行打印数字口和并行打印状态口的地址片选信号。
参见图3，图3是键盘/打印模块的逻辑图，其中键盘模块包括XT键盘0和XT键盘12个键盘接口控制，以键盘0为例，KBD0(键盘串行数据)、KBC0(键盘时钟)、KBCLR0(键盘清除)为模块信号输入端，KBINT0(键盘中断)、D00[70](键盘并行数据)为模块信号输出端。其中KBD0、KBC0来自于键盘，KBCLR0来自于CPU；KBINT0和D00[70]输出到CPU。PQI(并口地址片选)、SWR’(系统写)、SRD’(系统读)、A1’、A2’(系统地址)是打印模块信号输入端，PRTC(打印控制口)、PRTD(打印数据口)、PRTS(打印状态口)是打印模块信号输出端，由A1’、A2对PAI并口地址进行二级译码分别产生打印控制口、数据口和状态口片选，本模块的输入信号均来自于系统总线，输出信号到打印口缓存器。参见图4，图4为时钟模块的逻辑图，它主要完成CPU对显存DRAM的读写控制时序。其中DCS(显存DRAM片选)、SWR’(系统写)、SRD’(系统读)、DOTCLK(点频时钟)、CCLK(字符时钟)信号输入端，DMRD(显存DMRA读)、DMWR(显存DRAM写)、CRD(显存片内读锁存)、READY(等待)、CLK6445(显示控制器时钟)为模块信号输出端，除CCLK于视频模块外，其他输入信号均来自于片外的主控系统。READY输出到系统CPU、DMWR输出到系统显存、CLK6445输出到主板显示控制器6445。DMRD、CRD输出到片内的显示模块。
参见图5，图5为显示模块的逻辑图，本模块主要完成显示处理、片内外数据总线切换两项功能。1)作显示处理时，VDI[150](显示并行数据)、DOTIN(点频)、BLKFC0、BLKFC1(光标闪烁频率选择)、CUR(光标位置)、DISP(显示使能)、CRTSAVE(屏幕保护)、RESET(系统复位)为模块信号输入端，VIDOUT[02](串行视频数据)、CCLK(字符时钟)为模块信号输出端，VDI[150]来自于片外的系统显存。DOTIN来自于片外的时钟发生器，BLKFC0、BLKFC1、CRTSAVE来自于字符访问模块的综合寄存器，CUR、DISP来自于片外的系统显示控制器，RESET来自于系统复位。由上述信号控制将并行显示数据转换成串行并经过光标、闪烁和灰度等显示属性的处理生成视频点数据VIDOUT[02]输出到片外，在片外AD转换后送显示器显示。2)、作片内外数据总线切换时，VDI[150](显示数据)、DI[150](系统总线数据)、D03[118](显示属性数据)、D00[70](键盘0数据)、D01[70](键盘1数据)、DMRD(显示DRAM读)、DMWR(显存DRAM写)、CRD(显存片内读锁存)、ATRIBUTE_RD(显示属性读)、KBRD0、KBRD1(键盘数据读)为模块信号输入端，D[150](系统总线)、VDO[150](显示数据)、DTEN0、DTEN1(系统总线输出使能)、VDOTEN(显存数据输出使能)为模块信号输出端，片内的4组数据总线(键盘0、键盘1、显示属性点阵和显存数据)在相应的CPU读访问中通过内部控制将数据释放到系统总线D[150]上。当CPU写显存时内部控制将系统总线DI[150]上的数据释放到总线VD0[150]上。
参见图6，图6为字符访问模块的逻辑图，本模块主要完成字库访问地址产生。MCS3(字库片选)、PCS5(片内寄存器片选)、SWR(系统写)、SRD(系统读)、A1、A2(系统地址)、DI[150](系统数据总线)、RST(系统复位为模块信号输入端。CGAD[160]、BLKFC0、BLKFC1(闪烁频率选择)、LLINE(左划线使能)、RLINE(右划线使能)、ATRIBUTE_RD(显示属性读)、NMINE(非屏蔽中断使能)、D03[118](显示属性)、KBCLR0(键盘清除0)、KBCLR1(键盘清除1)、KBRST0(键盘复位0)、KBRST1(键盘复位1)、CRTSAVE(屏幕保护使能)为模块信号输出端，本模块控制将来自系统显示代码转换成字库地址。同时通过内部综合寄存器完成一些键盘和显示的控制功能。
本显示处理芯片的引脚说明如下序号 管脚名称 说 明1 MCS3字库寄存器片选2 PAI 并行口地址片选
3 PCS5外设片选4 MODE保留芯片测试用5 KBRD1 XT键盘1读使能6 KBRD0 XT键盘0读使能7，42～45， CGAD[0..16] 字库地址47～56，58～598 RST 复位信号10～11 A[1..2] 系统地址12～15 DATA[0..15] 系统数据18～2123～3016 VSV VCCA +5V40，65，66，6717，90VCCI9，22，34， GND 地46，57，64，84，9631 38 KBC0 XT键盘时钟KBC132 37 KBD0 XT键盘数据KBD133 36 KBRST0 XT键盘复位KBRST139 PRTC 并行口控制使能41 PRTS 并行口状态使能60～63，68～71，73～80 VD[0..15]VRAM数据81 CLK6445 字符时钟82 LLINE汉字属性左划线83 RLINE汉字属性右划线85 SWR 系统写86 SRD 系统读87 DMWR DRAM写88 CUR 光标位置89 DISP 显示使能91，93，94 VIDOUT[0..2] 视频信号92 DOTIN点频信号97，98 KBINT[0..1] XT键盘中断99 DCS 系统片选100 NMIEN非屏蔽中断
权利要求一种24点阵显示处理芯片，其特征在于它包括XT键盘接口控制单元，用于将来自键盘的串行数据转换成并行数据并输出给CPU；字库访问地址单元，用于将从系统输入的需访问的字符代码转换成字库芯片的绝对地址并输出到字库芯片；DRAM透明刷新控制单元，用于CPU在不干扰屏幕正常显示的情况下，完成对位显存DRAM的读写访问；显示点阵转换属性合成控制单元，用于将一个字符时钟内从显存读入的12个点数据转换成串行的点数据，接着在点频的驱动下，一位位打出，经过显示属性、光标位置和显示使能合成之后，生成视频输出信号；并行打印控制单元，用于对CPU发出的IO片选信号进行二级译码，分别输出并行打印控制口、并行打印数据口和并行打印状态口的地址信号。
专利摘要一种24点阵显示处理芯片,它主要完成图形终端的显示控制、时钟控制和外设控制,其中显示控制部分包括DRAM透明刷新、字库访问和显示点阵、属性合成等;外设包括2个XT键盘接口控制单元和并行打印口控制;时钟控制包括字符时钟、点频时钟和光标闪烁频率控制,本芯片和其它芯片组合开发的GW710显示终端具有芯片数量少、成本低、功能强的特点,可满足银行、税务等部门的特殊要求。
文档编号G06K19/07GK2498665SQ0124958
公开日2002年7月3日 申请日期2001年8月29日 优先权日2001年8月29日
发明者朱皖, 曾喜芳 申请人:湖南计算机股份有限公司